【文章內(nèi)容簡介】 模擬輸入中的一路 ALE：地址鎖 存允許信號，輸入，高電平有效。 START： A／ D 轉(zhuǎn)換啟動信號，輸入，高電平有效。 EOC： A／ D 轉(zhuǎn)換結(jié)束信號，輸出，當(dāng) A／ D 轉(zhuǎn)換結(jié)束時(shí)，此端輸出一個(gè)高電平（轉(zhuǎn)換期間一直為低電平）。 OE：數(shù)據(jù)輸出允許信號，輸入，高電平有效。當(dāng) A／ D 轉(zhuǎn)換結(jié)束時(shí)，此端輸入一個(gè)高電平，才能打開輸出三態(tài)門，輸出數(shù)字量。 CLK：時(shí)鐘脈沖輸入端。要求時(shí)鐘頻率不高于 640KHZ。 REF（ +）、 REF（ ）：基準(zhǔn)電壓。 Vcc：電源，單一＋ 5V。 GND：地。 本科生畢業(yè)設(shè)計(jì)（論文） 8 內(nèi)部結(jié)構(gòu) ： ADC0809 是 CMOS 單片型逐次逼近式 A／ D 轉(zhuǎn)換器，內(nèi)部結(jié)構(gòu)如圖 所示，它由 8 路模擬開關(guān)、地址鎖存與譯碼器、比較器、 8 位開關(guān)樹型 D／ A 轉(zhuǎn)換器、逐次逼近 圖 ADC0809內(nèi)部結(jié)構(gòu)圖 A/D 轉(zhuǎn)換后得到的數(shù)據(jù)應(yīng)及時(shí)傳送給單片機(jī)進(jìn)行處理。數(shù)據(jù)傳送的關(guān)鍵問題是如何確認(rèn) A/D 轉(zhuǎn)換的完成，因?yàn)橹挥写_認(rèn)完成后，才能進(jìn)行傳送。為此可采用下述三種方式。 a 定時(shí)傳送方式 ： 對于一種 A/D 轉(zhuǎn)換其來說，轉(zhuǎn)換時(shí)間作為一項(xiàng)技術(shù)指標(biāo)是已 知的和固定的。例如 ADC0809 轉(zhuǎn)換時(shí)間為 128μs，相當(dāng)于 6MHz 的 MCS51 單片機(jī)共 64 個(gè)機(jī)器周期?？蓳?jù)此設(shè)計(jì)一個(gè)延時(shí)子程序， A/D 轉(zhuǎn)換啟動后即調(diào)用此子程序，延遲時(shí)間一到，轉(zhuǎn)換肯定已經(jīng)完成了，接著就可進(jìn)行數(shù)據(jù)傳送。 b 查詢方式 ： A/D 轉(zhuǎn)換芯片由表明轉(zhuǎn)換完成的狀態(tài)信號，例如 ADC0809 的 EOC 端。因此可以用查詢方式，測試 EOC 的狀態(tài)，即可卻只轉(zhuǎn)換是否完成，并接著進(jìn)行數(shù)據(jù)傳送。 c 中斷方式 ： 把表明轉(zhuǎn)換完成的狀態(tài)信號（ EOC）作為中斷請求信號，以中斷方式進(jìn)行數(shù)EOC 8 路 模 擬 開 關(guān) IN7 IN6 IN5 IN4 IN3 IN2 IN1 IN0 START CLOCK A/D 轉(zhuǎn) 換 三 態(tài) 鎖 存 緩 沖 器 地址鎖存與譯碼 ADDA ADDB ADDC ALE OE DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 本科生畢業(yè)設(shè)計(jì)（論文） 9 據(jù)傳送。 不管使用上述那種方式，只要一旦確 定轉(zhuǎn)換完成，即可通過指令進(jìn)行數(shù)據(jù)傳送。首先送出口地址并以 /RD 信號有效時(shí)， OE 信號即有效，把轉(zhuǎn)換數(shù)據(jù)送上數(shù)據(jù)總線，供單片機(jī)接受。 ADC0809 的工作過程是：首先輸入 3 位地址，并使 ALE=1，將地址存入地址鎖存器中。此地址經(jīng)譯碼選通 8 路模擬輸入之一到比較器。 START 上升沿將逐次逼近寄存器復(fù)位。下降沿啟動 A／ D 轉(zhuǎn)換，之后 EOC 輸出信號變低，指示轉(zhuǎn)換正在進(jìn)行。直到 A／ D 轉(zhuǎn)換完成， EOC 變?yōu)楦唠娖?，指?A／ D 轉(zhuǎn)換結(jié)束，結(jié)果數(shù)據(jù)已存入鎖存器，這個(gè)信號可用作中斷申請。當(dāng) OE 輸入高電平 時(shí)，輸出三態(tài)門打開， 轉(zhuǎn)換結(jié)果 的數(shù)字量輸出到數(shù)據(jù)總線上。 ADC0809 與單片機(jī)的連接： V C CV C CE A /V P31X119X218R E S E T9RD17WR16I N T 012I N T 113T014T115P 101P 112P 123P 134P 145P 156P 167P 178P 0039P 0138P 0237P 0336P 0435P 0534P 0633P 0732P 2021P 2122P 2223P 2324P 2425P 2526P 2627P 2728P S E N29A L E /P30T X D11R X D10A T 89C 5 1Y11. 059M H Z33P F33P FR1200 KR21K22u FI N 026m sb2 1212 220I N 1272 3192 418I N 2282 582 615I N 312 714ls b2 817I N 42E O C7I N 53A D D A25I N 64A D D B24A D D C23I N 75A L E22r e f( )16E N A B L E9S T A R T6r e f( + )12C L O C K10A D C 080 9N O T123A456BP 2. 7C L K3D2SD4CD1Q5Q6A74L S 74V C CV C C 圖 A/D轉(zhuǎn)換器 ADC0809與單片機(jī) AT89C51連接示意圖 如圖 ， ADC0809 與 AT8951 的連接是三方面的連接：數(shù)據(jù)總線的連接、地址總線的連接和控制總線的連接。 對于 8 位 CPUAT8951， ADC0809 的數(shù)據(jù)線 D7～ D0可直接連至 CPU 的數(shù)據(jù)總線。對于 CPU 的地址總線， ADC0809 的通道選擇端口 ADDA， ADDB， ADDC 本科生畢業(yè)設(shè)計(jì)（論文） 10 經(jīng)過 74LS373 與之相連。 ADC0809 的引腳 START 與 ALE 接在一起，連到 CPU的 /RD 與片選 CS 經(jīng)與非門后的輸出端， CPU 在執(zhí)行 OUT 指令時(shí)能對 ADC0809執(zhí)行寫操作。 ADC0809 的引腳 ENABLE 連到 CPU 的 /WR 與片選 CS 經(jīng)與非門后的輸出端， CPU 在執(zhí)行 IN 指令時(shí)能對 ADC0809 執(zhí)行讀操作。 地址鎖存器 地址鎖存器選用 74LS373 芯片。該芯片為三態(tài)輸出的 8 D 透明鎖存器，它的輸出端 O0O7 可直接與總線相連。當(dāng)三態(tài)允許控制端 OE 為低電平時(shí)， O0O7 為正常邏輯狀態(tài)，可用來驅(qū)動負(fù)載或總線。當(dāng) OE 為高電平時(shí)， O0O7 呈高阻態(tài)，即不驅(qū)動總線，也不為總線的負(fù)載，但鎖存器內(nèi)部的邏輯 操作不受影響。當(dāng)鎖存允許端 LE 為高電平時(shí)， O 隨數(shù)據(jù) D 而變。當(dāng) LE 為低電平時(shí)， O 被鎖存在已建立的數(shù)據(jù)電平。當(dāng) LE 端施密特觸發(fā)器的輸入滯后作用，使交流和直流噪聲抗擾度被改善 400mV。 OC1C111D31Q22D42Q53D73Q64D84Q95D135Q126D146Q157D177Q168D188Q1974 LS37 3 圖 74LS373引腳圖 74LS373 引出端符號： D0～ D7數(shù)據(jù)輸入端 OE三態(tài)允許控制端（低電平有效） LE鎖存允許端 O0O7輸出端 極限值 : 電源電壓 7V 輸出高阻態(tài)時(shí)高電平電壓 工作環(huán)境溫度 ： 0~70℃ 存儲溫度 ： 65~150℃ 本科生畢業(yè)設(shè)計(jì)（論文） 11 濕度采集電路 I N 026m sb2 1212 220I N 1272 3192 418I N 2282 582 615I N 312 714ls b2 817I N 42E O C7I N 53A D D A25I N 64A D D B24A D D C23I N 75A L E22r e f( )16E N A B L E9S T A R T6r e f( + )12C L O C K10U1A D C 08 0 9V C CV C COC1C111D31Q22D42Q53D73Q64D84Q95D135Q126D146Q157D177Q168D188Q19U474 L S 37 3VccUoutGNDH I H 36 10VccUoutGNDH I H 36 10VccUoutGNDH I H 36 10 圖 濕度采集系統(tǒng)硬件電路連接圖 如圖 ， 3 個(gè)濕度傳感器 HIH3610 由 VCC 供電后工作，輸出電壓 Uout 分別接在 ADC0809 的 3 個(gè)輸入端 IN0~IN3。地址鎖存器 74LS373D0~D8 分別與ADC0809 的 21~27 相連，輸出端 1Q ， 2Q ， 7Q 分別與 ADC0809 的ADD1,ADDB,ADDC 相連，目的是進(jìn)行地址選擇 和地址鎖存 ，從而分別選取 3個(gè)濕度傳感器的輸出信號，保證數(shù)據(jù)選取準(zhǔn)確。 單片機(jī) 本次設(shè)計(jì)選用 AT89C51 單片機(jī)。 AT89C51 單片機(jī)是 美國 ATMEL 公司生產(chǎn)的帶 4K 字節(jié)閃爍可編程可擦除只讀存儲器（ FPEROM—Falsh Programmable and Erasable Read Only Memory）的低電壓 ,高性能 CMOS8 位微處理器 ,俗稱單片機(jī)。AT89C2051 是一種帶 2K 字節(jié)閃爍可編程可擦除只讀存儲器的單片機(jī)。單片機(jī)的可擦除只讀存儲器可以反復(fù)擦除 100 次。該器件采用 ATMEL 高密度非易失存儲器制造技術(shù)制造 ,與工業(yè)標(biāo)準(zhǔn)的 MCS51 指令集和輸出管腳相兼容。由于將多功能8 位 CPU和閃爍存儲器組合在單個(gè)芯片中 ,ATMEL的 AT89C51 是一種高效微控制器。 AT89C51 單片機(jī)為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價(jià)廉的方案。 本科生畢業(yè)設(shè)計(jì)（論文） 12 主要特性： 與 MCS51 兼容 4K 字節(jié)可編程閃爍存儲器 壽命： 1000 寫 /擦循環(huán) 數(shù)據(jù)保留時(shí)間： 10 年 全靜態(tài)工作： 0Hz24Hz 三級程序存儲器鎖定 128*8 位內(nèi)部 RAM 32 可編程 I/O 線 兩個(gè) 16 位定時(shí)器 /計(jì)數(shù) 器 5 個(gè)中斷源 可編程串行通道 低功耗的閑置和掉電模式 片內(nèi)振蕩器和時(shí)鐘電路 管腳說明 ： E A /V P31X119X218R E S E T9RD17WR16I N T 012I N T 113T014T115P 101P 112P 123P 134P 145P 156P 167P 178P 0039P 0138P 0237P 0336P 0435P 0534P 0633P 0732P 2021P 2122P 2223P 2324P 2425P 2526P 2627P 2728P SE N29A L E /P30T X D11R X D10A T 89 C 51 圖 AT8951引腳圖 VCC：供電電壓。 GND：接 地。 P0 口： P0 口為一個(gè) 8 位漏級開路雙向 I/O 口 ,每腳可吸收 8TTL 門電流。當(dāng)P1 口的管腳第一次寫 1 時(shí) ,被定義為高阻輸入。 P0 能夠用于外部程序數(shù)據(jù)存儲器 ,它可以被定義為數(shù)據(jù) /地址的第八位。在 FIASH 編程時(shí) ,P0 口作為原碼輸入口 ,當(dāng) 本科生畢業(yè)設(shè)計(jì)（論文） 13 FIASH 進(jìn)行校驗(yàn)時(shí) ,P0 輸出原碼 ,此時(shí) P0 外部必須被拉高。 P1 口： P1 口是一個(gè)內(nèi)部提供上拉電阻的 8 位雙向 I/O 口 ,P1 口緩沖器能接收輸出 4TTL 門電流。 P1 口管腳寫入 1 后 ,被內(nèi)部上拉為高 ,可用作輸入 ,P1 口被外部下拉為低電平時(shí) ,將輸出電流 ,這是由于內(nèi)部上拉的緣故。在 FLASH 編程和校驗(yàn)時(shí) ,P1 口作為第八位地址接收。 P2 口： P2 口為一個(gè)內(nèi)部上拉電阻的 8 位雙向 I/O 口 ,P2 口緩沖器可接收 ,輸出4 個(gè) TTL 門電流