【文章內(nèi)容簡介】 ) 高字節(jié)（bit3116）； iii) 低字節(jié)（bit150）。 c) 桶式移位器（Barrel shiffer）。桶式移位器有一個來自40bit的累加器（A或B）或數(shù)據(jù)存儲器（通過CB或DB）的輸出，其40bit的輸入，送到ALU或到數(shù)據(jù)存儲器（通過EB）中。它可對輸入產(chǎn)生0－31bit的左移和0～16bit的右移。并由指令進(jìn)行控制。 d) 1717－bit的乘法器。它實現(xiàn)兩個17bit操作數(shù)的乘運算，并與40bit的加法器等共同實現(xiàn)在一個指令周期內(nèi)完成乘/加運算；和AKU共同在一個指令周期內(nèi)完成并行的乘/累加（MAC）運算。 e) 40bit加法器（Adder(40)），配合Multiplier執(zhí)行乘/加運算。 f) 比較、選擇和存儲單元（CSSU），實現(xiàn)累加器高、低字節(jié)中數(shù)據(jù)的大小比較測試或控制標(biāo)志位TC、狀態(tài)寄存器ST0和發(fā)送寄存器（TRN）以保持發(fā)送狀態(tài)等。 g)數(shù)據(jù)地址產(chǎn)生單元（DAGEN） h) 程序地址產(chǎn)生單元（PAGEN）DSP外部信號引腳 DSP處理信號引腳包括：（C548） （1）外部總線接口包括：（External Bus Iaterface） 并行地址總線口（23bit） 并行數(shù)據(jù)總線口（16bit） 存儲器選擇MSTRB_、程序空間選擇PS_、數(shù)據(jù)空間選擇DS、I/O選擇IOSTRB_、IS_讀/寫信號R/W、READY、信號保持HOLD_、指令獲得IAQ_等。 （2）控制信號（Control Signals） 復(fù)位信號RS； 外部中斷輸入INTX_及中斷響應(yīng)IACK_等； 分支控制BIO； 外部標(biāo)志輸出XF； 工作方式選擇MP/MC等。 （3）晶振/時鐘信號（Oscillator/Timer Signals） 晶振輸出插入 XX2/CLKIN 時鐘信號：包括CLKOUT、CKKMDX、TOUT等。 （4）緩沖串行口信號（Buffered Serial Ports Signals） 接收時鐘：BCLKRO、BCLKR1；發(fā)送時鐘：BCLKXO、BCLKX1； 串行數(shù)據(jù)接收：BDR0、BDR1；串行數(shù)據(jù)發(fā)送BDX0、DBX1； 幀同步接收：BFSR0、BFSR1；幀同步發(fā)送BFSX0、BFSX1。 （5）TDM串口信號 TDM 接收時鐘TCLKR；TDM發(fā)送時鐘TCLKX 串行數(shù)據(jù)接收TDR；串行數(shù)據(jù)發(fā)送TDX 接收幀同步/地址 TFSR/TADD；幀同步發(fā)送TFSX/TFRM （6）仿真信號（Emulation） JTAG測試時鐘TCK JIAG數(shù)據(jù)輸入TDI JIAG口模式選擇TMS JIAG數(shù)據(jù)輸出TD0 JIAG口復(fù)位TRST_ 仿真引腳 EMU0、EMU1/OFF （7）Host接口Host Port Interface 并行數(shù)據(jù)口 HD0~7 控制輸入 HCNTL0、HCNTL1 字節(jié)識別輸入 H＋BIL 片選 1＋CS 數(shù)據(jù)輸入選擇 HDS1_HDS1； 地址選通：HAS。 讀/寫信號：HRW、HRDY 串?dāng)噍敵觯篐INT。 HPI模式選擇 HPIENA/VDD 如圖3 “C54X信號引腳”和”C548信號引腳”。DSP硬件設(shè)計的幾個主要問題： （1）總線控制方案 （2）boot loading （3）Hardware wait_states （4）I/O與中斷設(shè)計 （5）Memory Map （6）串口工作方式與時序設(shè)計 （7）TAP接口167。 TMS320C54X的軟件編程DSP編程工具與流程 DSP的設(shè)計目標(biāo)是進(jìn)行數(shù)字信號處理，在硬件設(shè)計的基礎(chǔ)上選擇好一定的優(yōu)化算法并通過編程在DSP芯片上實現(xiàn)是DSP技術(shù)的核心內(nèi)容。對DSP進(jìn)行編程，目前最有效的語言工具仍是DSP匯編語言，同時為方便用戶用高級語言進(jìn)行編程開發(fā)，也相繼推出了C語言編譯器，ADa、Pascal等編譯器。 圖4是TMS C320C54X軟件開發(fā)流程，圖中有陰影的部分是通常開發(fā)的必需步驟，其它可據(jù)需要選作，最后產(chǎn)生COFF（Common Object File Format） 文件。DSP匯編語言編程 （1）DSP匯編過程有以下幾個步驟 a) 源程序的編寫。將算法的詳細(xì)實現(xiàn)過程用DSP指令系統(tǒng)的語句描述出來，其中源程序一般包括：data、bss和text三個基本組成內(nèi)容。下面是一段程序例子，圖5是COFF文件格式和object file在存儲器中的分配情況。 2 ********************************************* 3 ** assemble an initialized table into data.** 4 ********************************************** 5 0000 data 6 0000 0011 coeff word 011h,022h,033h 0001 0022 0002 0033 7 ********************************************** 8 ** Reserve space in bss for a variable *** 9 ********************************************** 10 0000 bss buffer,10 11 ********************************************* 12 ** Still in .data. 13 ********************************************* 14 0003 0123 ptr word 0123h 15 ********************************************* 16 ** Assemble code into the text section **** 17 ********************************************** 18 0000 text 19 0000 100f add: LD 0Fh,A 20 0001 f010 aloop: SUB 1,A 0002 0001 21 0003 f842 BC aloop,AGEQ 22 ********************************************** 23 ** Another initialized table into data ********** 24 ********************************************** 25 0004 data 26 0004 00aa ivals .word 0AAh,0BBh,0CCh 0005 00bb 0006 00cc 27 ********************************************** 28 *** Define another section for more variables** 29 ********************************************** 30 0000 var2 .userct “newvars”,1 31 0001 inbuf .userct “newvars”,7 32 ********************************************** 33 *** Assemble more code into text ******** 34 ********************************************** 35 0005 text 36 0005 110a may: LD 0Ah,B 37 0006 f166 mloop: MPY 0Ah,B 0007 000a 38 0008 f868 BC mloop,BNOV 0009 0006’ 39 ********************************************** 40 *** Define a named section for int vectors ******** 41 ********************************************** 42 0000 .sect “vectors” 43 0000 0011 .word 011h,033h 44 0001 0033 b) cmd文件的編寫。在使用不同的DSP芯片時，我們還要根據(jù)不同芯片的內(nèi)部存儲器情況，修改cmd文件，文件中的內(nèi)容必須按照系統(tǒng)的存儲器地址分配確定。C54X系統(tǒng)與CMD文件配置情況見圖6。 c) 編譯與連接。通過對源程序（*.asm）的編譯產(chǎn)生COFF目標(biāo)文件（*.obj），再通過連接產(chǎn)生可執(zhí)行的COFF文件（*.out），就可以進(jìn)行仿真和加載。編譯與連接格式如下： 編譯：asm 500[input file [object file[list file]]][option] 連接：Link 500[option]filame,…filenamenDSP開發(fā)系統(tǒng)仿真 Ti提供了TMS320C54X與DSP開發(fā)仿真環(huán)境，包括Simulator和Emulator Simulator是軟件仿真器，它可仿真54X的全部指令、I/O和主要外設(shè)功能，裝入由匯編器/連接器產(chǎn)生的目標(biāo)代碼后，可連接或單步運行，仿真觀察各存儲器、寄存器的內(nèi)容，以作匯編、編輯與修改等。 Emulator是PC機(jī)插件形式的硬件仿真器及開發(fā)系統(tǒng)；它具有良好的用戶界面，可作全速的在線仿真。 圖2 TMS320 C54X硬件結(jié)構(gòu) External Interfaces on the C542 TMS320LC548 TQFP Tentative Pinout圖3 C542和C548的信號引腳 TMS320C54x Software Development Flow圖4 TMS320 C54X軟件開發(fā)流程Introduction to Common Object File Format圖5 COFF文件及Object File 在存儲器中的分配 Example System 圖6 C54X系統(tǒng)與CMD文件配置硬件EMC設(shè)計規(guī)范 引言：本規(guī)范只簡紹EMC的主要原則與結(jié)論，為硬件工程師們在開發(fā)設(shè)計中拋磚引玉。電磁干擾的三要素是干擾源、干擾傳輸途徑、干擾接收器。EMC就圍繞這些問題進(jìn)行研究。最基本的干擾抑制技術(shù)是屏蔽、濾波、接地。它們主要用來切斷干擾的傳輸途徑。廣義的電磁兼容控制技術(shù)包括抑制干擾源的發(fā)射和提高干擾接收器的敏感度，但已延伸到其他學(xué)科領(lǐng)域。本規(guī)范重點在單板的EMC設(shè)計上，附帶一些必須的EMC知識及法則。在印制電路板設(shè)計階段對電磁兼容考慮將減少電路在樣機(jī)中發(fā)生電磁干擾。問題的種類包括公共阻抗耦合、串?dāng)_、高頻載流導(dǎo)線產(chǎn)生的輻射和通過由互連布線和印制線形成的回路拾取噪聲等。在高速邏輯電路里，這類問題特別脆弱，原因很多：電源與地線的阻抗隨頻率增加而增加，公共阻抗耦合的發(fā)生比較頻繁；信號頻率較高，通過寄生電容耦合到步線較有效，串?dāng)_發(fā)生更容易；信號回路尺寸與時鐘頻率及其諧波的波長相比擬，輻射更加顯著。引起信號線路反射的阻抗不匹配問題。一、總體概念及考慮五一五規(guī)則，即時鐘頻率到5MHz或脈沖上升時間小于5ns，則PCB板須采用多層板。不同電源平面不能重疊。公共阻抗耦合問題。模型：ZS1ZL1ZS2ZL2I1I2ZGI1＋I(xiàn)2VN1,2VS1VS2VN1＝I2ZG為電源I2流經(jīng)地平面阻抗ZG而在1號電路感應(yīng)的噪聲電壓。由于地平面電流可能由多個源產(chǎn)生，感應(yīng)噪聲可能高過模電的靈敏度或數(shù)電的抗擾度。解決辦法：①模擬與數(shù)字電路應(yīng)有各自的回路，最后單點接地；②電源線與回線越寬越好；③縮短印制線長度；④電源分配系統(tǒng)去耦。減小環(huán)路面積及兩環(huán)路的交鏈面積。一個重要思想是：PCB上的EMC主要取決于直流電源線的ZCLLC電源線分布電感與電容C→∞，好的濾波，L→0，減小發(fā)射及敏感。WDZ0＝L/C＝377(d/w) (μr/εr)，如果 。二、布局 下面是電路板布局準(zhǔn)則：低頻中頻邏輯接口電路模擬接口電路連接器連接器高頻邏輯電路模擬電路