【文章內容簡介】 9VEE7X3CD4051+5V D14Q12Q13D25Q27Q26 D312Q310Q311 D413Q415Q414CLK9CLR174LS175GND74LS138181。196。Y4ALEP03P02P01P00ADC0809181。196。REFADC0809181。196。REF+圖 程控基準電源電路本電路主要采用精密單運放 OP0CD4051 多路轉換開關和地址鎖存器73LS175 組成，CD4051 由單片機控制，其地址線和 ADC0809 的通道地址選擇線相同，這樣每個通道和一個參考電壓對應了起來，即每個通道對應不同的輸入信號的范圍，這樣記錄波形前可估計波形的電壓大小，以接入不同的通道。 顯示電路設計本設計采用數(shù)碼管靜態(tài)顯示，利用單片機的串行口發(fā)送，采用 74HC164 鎖存顯示代碼。顯示電路的具體電路如圖 所示。東華理工大學畢業(yè)設計（論文） 第三章 系統(tǒng)的硬件設計81 2 3 4 5 6ABCD654321DCBATitleNumber RevisionSizeBDate: 12May2022 Sheet of File: E:\原原\原原原\ Drawn By:abfcgdeDPY1 2 3 4 5 6 7a b c d e f g8dpdpDPY_7SEG_DPA 1B2Q03Q14Q25Q36Q410Q511Q612Q713CLK 8MR974HC164+5 RXDTXD 圖 通道顯示電路該電路占用 I/O 接口資源少，且編程容易、管理簡單、顯示亮度高、穩(wěn)定性好，占用 CPU 時間較少。 鍵盤接口電路采用的是非編碼鍵盤，非編碼鍵盤是由軟件來識別鍵盤上的閉合的，它具有結構簡單，使用靈活等特點。 按鍵的消抖問題組成鍵盤的按鍵有觸點式和非觸點式兩種，單片機中應用的一般是由機械觸點構成的。由于按鍵是機械觸點，當機械觸點斷開、閉合時，會產(chǎn)生抖動，這種抖動對于人來說是感覺不到的，但對計算機來說，則完全可以感應到，因為計算機的處理速度是在微秒級，而機械抖動的時間至少是毫秒級，對計算機而言，這已是一個漫長的過程了。要使每次按鍵只作一次響應，就必須考慮如何去除抖動，常用的去抖動的方法有兩種：軟件方法和硬件方法。在此設計中，采用了軟件法消除抖動，具體原理是：在單片機獲得信息后，不是確認按鍵按下，而是延長 10 毫秒或更長的時間后，再次檢測，如果仍然為低電平，則說明按鍵按下。這樣就避開了按鍵按下時的抖動時間，而在檢測到按鍵釋放后，再延時 5～10 毫秒，消除后沿的抖動，然后對鍵值進行處理。 鍵盤與單片機的接口電路的設計鍵盤與單片機的接口電路如圖 所示：其 3 個輸出口(P 1P 1P 13)作為矩陣鍵盤的列線，每根線上都加一個上拉電阻，用于減小干擾，再由P1P 1P 17作為行線，整個鍵盤共設 9 個鍵。鍵盤的檢測方式采用中斷查詢：當有按鍵按下時，都會使與門輸出低電平，從而引起單片機的中斷，單片機再判斷鍵號并轉入相應的處理。東華理工大學畢業(yè)設計（論文） 第三章 系統(tǒng)的硬件設計91 2 3 4 5 6ABCD654321DCBATitleNumber RevisionSizeBDate: 6Jun2022 Sheet of File: C:\Documents and Settings\user\192。195。230。\188。199。194。188。198。247。\212。192。237。205。188。\178。168。208。206。188。199。194。188。198。247。201。232。188。198。212。192。237。205。188。.ddbDrawn By:R10KR10KR10KSW6 SW9SW4 SW7SW1SW5 SW8SW2SW3P11P12P13P15P16P17INT0+5V123And 圖 鍵盤接口電路 控制和存儲電路的設計在系統(tǒng)的設計時，為節(jié)約成本，采用最小化硬件設計，其外部需接ADC、DAC、以及數(shù)據(jù)存儲器，所以所選單片機只要有一定數(shù)量的并行輸入/輸出口，有一定容量的程序存儲器和定時器、外部中斷源即可。 控制器的選擇在設計時選用了 ATMEL 公司的 8 位 Flash單片機 AT89C51，其引腳圖右圖所示。AT89C51單片機內核由 8031 內核構成的，所以 AT89C51的內部結構與 80C51 相近且與 MC51 系列單片機相互兼容，對其指令系統(tǒng)熟悉。本系統(tǒng)中需要并行輸入/輸出口較多，AT89C51 有 4 個八位的并行 I/O 口，通過數(shù)據(jù)地址線的分時復用，可以滿足系統(tǒng)的要求；AT89C51 單片機帶 4KB片內 ROM，可存儲 4KB 的程序，而本系統(tǒng)的程序初步估計為一千個字節(jié)左右，因此程序存儲器可滿足系統(tǒng)要求，并留有相當大的剩余空間；方案中設計的顯示電路采用串行口方式連接，而 AT89C51 有一個全雙工串行口；另外設計中還用到了兩個中斷，而 AT89C51 有 6 個中斷源，兩個中斷優(yōu)先級的中斷結構，所以采用 AT89C51 單片機能滿足設計的要求。 單片機晶振電路的設計單片機內部帶有時鐘電路，因此，只需要在片外通過 XX2 引腳接入定時控制單元（晶體振蕩和電容） ，即可構成一個穩(wěn)定的自激振蕩器。電路如圖 EA/VP 31X119 X218RESET9RD17 WR16INT012 INT113T014 T115P101 P112P123 P134P145 P156P167 P178P00 39P01 38P02 37P03 36P04 35P05 34P06 33P07 32P20 21P2122P22 23P23 24P2425P25 26P26 27P2728PSEN 29ALE/P 30TXD11 RXD10VCC 40GND20AT89C51東華理工大學畢業(yè)設計（論文） 第三章 系統(tǒng)的硬件設計10所示。圖 單片機晶振電路 單片機復位電路的設計任何微機都是通過可靠復位之后才可有序執(zhí)行應用程序。同時，復位電路也是容易受干擾的敏感部位之一。因此，復位電路設計要求：其一要保證整個系統(tǒng)可靠復位，并具有上電自動復位和手動復位功能；其二是要有一定的抗干擾能力。RST 引腳是復位輸入信號，高電平有效。在振蕩器穩(wěn)定工作時，在 RST引腳施加兩個機器周期（即 24 個晶振周期）以上的高電平，單片機將有效復位。如圖 為單片機復位電路，本系統(tǒng)單片機的晶振為 6MHz，實踐證明，只要RESET 引腳的脈沖保持 10ms 以上的高電平，就能使單片機復位。圖 中非門的最小輸入高電平 Ui=2V，當充電時間 t=RC 時,則充電電壓Uc==5V≈2V，其中 t 為復位時間。t==10 322106=13ms，則電路設計滿足復位要求。1 2 3 4 5 6ABCD654321DCBATitleNumber RevisionSizeBDate: 6Jun2022 Sheet of File: C:\Documents and Settings\user\192。195。230。\188。199。194。188。198。247。\212。192。237。205。188。\178。168。208。206。188。199。194。188。198。247。201。232。188。198。212。192。237。205。188。.ddbDrawn By:DIN4148R1KSW C22uF+51 2A74LS04GNDRST 圖 單片機復位電路 復位電路的抗干擾設計：單片機復位端口的干擾主要來自電源和按鈕傳輸線串入的噪聲。這些噪聲雖然不會完全導致系統(tǒng)復位，但有時會破壞 CPU 內的程序狀態(tài)字的某些位的狀態(tài)，對控制產(chǎn)生不良的影響。復位按鈕一般安裝在操作面板上，有較長的傳輸線，容易引起電磁感應干擾。主要抗干擾措施有：按鈕傳輸線采用具有抗電磁感應干擾性能的雙絞線，并遠離交流用電設備。在電路設計上，單片機復位端口處并聯(lián) ~ 的高頻電容，或配置施密特電路，提高對串入的噪聲的抑制能力，如圖 電路中與非門為施密特非門（74LS04）。電路中放電二極管 D 不可缺少，當電源斷電后，電容通過二極管1 2 3 4 5 6ABCD654321DCBATitleNumber RevisionSizeBDate: 12May2022 Sheet of File: E:\原原\原原原\ Drawn By:CRYSTALC220PFC110PFX1X2東華理工大學畢業(yè)設計（論文） 第三章 系統(tǒng)的硬件設計9D 迅速放電，待電源恢復時可實現(xiàn)可靠的上電復位。若沒有二極管 D，當電源因為某中干擾瞬間斷電時，由于電容 C 不能迅速將電荷放掉，待電源恢復時，單片機不可能實現(xiàn)上電自動復位，導致程序失控。 數(shù)據(jù)存儲器的選擇與掉電保護電路的設計1 數(shù)據(jù)存儲器的選擇 數(shù)據(jù)存儲器用來存儲程序運行期間的工作變量和數(shù)據(jù)，又被稱為隨機存儲器 RAM。在本設計中，存儲器容量可表明示波器水平方劃分細微的程度，它是水平分辨率的倒數(shù)。示波器顯示屏水平刻度一般為 l0div，水平分辨率一般為20 點/div。顯示滿屏幕需要 1020=200 個點，考慮到八通道采樣，故需存儲2008=1600 個點；但為了能完整地觀察被測的整個變化過程，每個通道需采集 16256 個點，即每通道需要 4KB 的存儲容量。系統(tǒng)輸入八個通道，則需要48KB。本系統(tǒng)的數(shù)據(jù)存儲器選用靜態(tài) CMOS 型的 RAM 62256：62256 是一個32K8bit 靜態(tài)隨機讀寫存儲器芯片，其引腳包含地址線 15 條，數(shù)據(jù)線 8 條，2 個片選端（CS 1=0，CS 2=1 才能選通芯片）一個寫允許 WE 端和一個輸出允許 OE端。2 數(shù)據(jù)存儲器 62256 的掉電保護 當系統(tǒng)中的數(shù)據(jù)存儲器設有掉電保護措施時，系統(tǒng)即使經(jīng)關機斷電后還能隨時再現(xiàn)原來的波形信號，這樣系統(tǒng)就具有記憶的功能。靜態(tài)CMOS型的RAM 62256的芯片功耗極低，適合于用電池供電的RAM電路，所以經(jīng)常采用運行狀態(tài)由電源向外部RAM供電，而在斷電狀態(tài)下由小型蓄電池向外部RAM供電以保存有用的數(shù)據(jù)。然而在單片機在上電及斷電過程中，總線狀態(tài)的不確定性，往往使RAM中某些數(shù)據(jù)變化，即數(shù)據(jù)受到了沖失。因此對于斷電保護數(shù)據(jù)用的RAM存儲器，除了配置供電切換電路外，還要采取數(shù)據(jù)防沖措施。，采用線性集成電路LM324做信號比較器，當正常電源供電時，LM324輸出高電平，CS2選通，數(shù)據(jù)存儲器可以在CS 1的控制下工作，時,LM324輸出低電平,這樣數(shù)據(jù)存儲器不被選中,其數(shù)據(jù)也不會沖失,當電源恢復正常時,數(shù)據(jù)存儲器可正常工作。東華理工大學畢業(yè)設計（論文） 第三章 系統(tǒng)的硬件設計91 2 3 4 5 6ABCD654321DCBATitleNumber RevisionSizeBDate: 6Jun2022 Sheet of File: C:\Documents and Settings\user\192。195。230。\188。199。194。188。198。247。\212。192。237。205。188。\178。168。208。206。188。199。194。188。198。247。201。232。188。198。212。192。237。205。188。.ddbDrawn By:32 1411ALM324DDR3K166。184。R10K166。184。R1K166。184。R10K166。184。R10K166。184。C220uF+5VD+5VCS2VCCGNDGND 圖 RAM62256 的斷電保護電路 單片機與 62256 的接口電路的設計數(shù)據(jù)存儲器與單片機的接口電路，需考慮地址總線、數(shù)據(jù)總線、控制端口的連接。62256 包含地址線 15 條，數(shù)據(jù)線 8 條，2 個片選端（CS 1=0，CS 2=1 才能選通芯片）一個寫允許 WE 端和一個輸出允許 OE 端。其接口電路如圖 所示，接口電路中的 15 位地址，分為高 2 位（A 14～A 13） 、高 5 位（A 12～A 8）和低8 位（A 7～A 0） 。高 5 位由 P2口輸出，高 2 位和低 8 位由 P0輸出。而 P0口同時又是數(shù)據(jù)輸入和地址輸出接口，故在傳送時采用分時方式，先輸出高 2 位，再輸出低 8 位地址，然后再傳送數(shù)據(jù)。在對外部存儲器進行讀/寫操作時，地址要求保持不變，這就需要適當?shù)募拇嫫鞔娣诺刂?，這個外接的寄存器就稱為地址鎖存器。在進行外部存儲器擴