【文章內(nèi)容簡(jiǎn)介】 集長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì)（論文）12成到，一塊芯片上。這神芯片能夠完成微機(jī)相應(yīng)部分的功能，人們稱(chēng)它為單片微型計(jì)算機(jī)，簡(jiǎn)稱(chēng)單片機(jī)。單片機(jī)目前還沒(méi)有一個(gè)確切的定義。普遍以為單片機(jī)是將 CPU，RAM，ROM、定時(shí)器/計(jì)數(shù)器以及輸入/輸出（I/O）接口電路等計(jì)算機(jī)主要部件集成在一塊芯片上，這樣所組成的芯片級(jí)微型計(jì)算機(jī)稱(chēng)為單片微型計(jì)算機(jī)（Single Chip Microputer） ，簡(jiǎn)稱(chēng)為單片機(jī)微型機(jī)或單片機(jī)。由于單片機(jī)的硬件結(jié)構(gòu)與指令系統(tǒng)都是按工業(yè)控制要求設(shè)計(jì)的，常用于工業(yè)的檢測(cè)、控制裝置中、因而也稱(chēng)為微控制器（MicroCotroller）或嵌入式控制器（EbeddsedController） 。AT89C51 是美國(guó) ATMEL 公司生產(chǎn)的低電壓，高性能 CMOS 8 位單片機(jī)，片內(nèi)含 4k bytes的可反復(fù)擦寫(xiě)的 Flash 只讀程序存儲(chǔ)器和 128 bytes 的隨機(jī)存取數(shù)據(jù)存儲(chǔ)器(RAM )，器件采用 ATMEL 公司的高密度、非易失性存儲(chǔ)技術(shù)生產(chǎn)，兼容標(biāo)準(zhǔn) MCS51 指令系統(tǒng)，片內(nèi)置通用 8 位中央處理器(CPU)和 Flash 存儲(chǔ)單元，功能強(qiáng)大 AT89C51 單片機(jī)可提供許多高性?xún)r(jià)比的應(yīng)用場(chǎng)合，可靈活應(yīng)用于各種控制領(lǐng)域。本設(shè)計(jì)選用的單片機(jī)是 Intel 公司生產(chǎn)的 AT89C51，其具備微型化、低功耗、高速化、集成資源多、性能優(yōu)異而且價(jià)格便宜等優(yōu)點(diǎn)。在本設(shè)計(jì)中利用單片機(jī)主要目的是為了，實(shí)現(xiàn)廣告燈的智能閃爍，從而實(shí)現(xiàn)多種花樣顯示，同時(shí)也用于控制固態(tài)繼電器的開(kāi)通與關(guān)斷。利用單片機(jī)實(shí)現(xiàn)的有利條件是價(jià)格便宜，而且容易實(shí)現(xiàn)便于修改。 AT89C51 單片機(jī)功能特性概述AT89C51 提供以下標(biāo)準(zhǔn)功能：4k 字節(jié) Flash 閃速存儲(chǔ)器，128 字節(jié)內(nèi)部 RAM，32 個(gè) I/O口線，兩個(gè) 16 位定時(shí)/計(jì)數(shù)器，一個(gè) 5 向量?jī)杉?jí)中斷結(jié)構(gòu)，一個(gè)全雙工串行通信口，片內(nèi)振蕩器及時(shí)鐘電路。同時(shí)，AT89C51 可降至 0Hz 的靜態(tài)邏輯操作，并支持兩種軟件可選的節(jié)電工作模式?？臻e方式停止 CPU 的工作，但允許 RAM，定時(shí)/計(jì)數(shù)器，串行通信口及中斷系統(tǒng)繼續(xù)工作。掉電方式保存 RAM 中的內(nèi)容，但振蕩器停工作并禁止其它所有部件工作直到下一個(gè)硬件復(fù)位。AT89C51 單片機(jī)引腳圖 如下所示：長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì)（論文）13 RST9XTAL218XTAL119VSS20PSEN29ALE/PROG30EA/VPP31VCC 40U?P89C51RC2BN/01圖 36 AT89C51 單片機(jī)引腳圖AT89C51 單片機(jī)引腳功能說(shuō)明：? Vcc：電源電壓? GND：地? P0 口：P0 口是一組 8 位漏極開(kāi)路型雙向 I/0 口，也即地址/數(shù)據(jù)總線復(fù)用口。作為輸出口用時(shí)，每位能吸收電流的方式驅(qū)動(dòng) 8 個(gè) TTL 邏輯門(mén)電路，對(duì)端口寫(xiě)“1”可作為高阻抗輸入端用。在訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器或程序存儲(chǔ)器時(shí)，這組口線分時(shí)轉(zhuǎn)換地址(低 8 位)和數(shù)據(jù)總線復(fù)用，在訪問(wèn)期間激活內(nèi)部上拉電阻。在 Flash 編程時(shí)，P0 口接收指令字節(jié)，而在程序校驗(yàn)時(shí)，輸出指令字節(jié)，校驗(yàn)時(shí)，要求外接上拉電阻。? Pl 口：P1 是一個(gè)帶內(nèi)部上拉電阻的 8 位雙向 I/O 口，P1 的輸出緩沖級(jí)可驅(qū)動(dòng)(吸收或輸出電流)4 個(gè) TTL 邏輯門(mén)電路。對(duì)端口寫(xiě)“1” ，通過(guò)內(nèi)部的上拉電阻時(shí)把端口拉到高電平，此時(shí)可作輸入口。作輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流(I IL)。Flash 編程和程序校驗(yàn)期間，P1 接收低 8 位地址。? P2 口：P2 是一個(gè)帶有內(nèi)部上拉電阻的 8 位雙向 I/O 口，P2 的輸出緩沖級(jí)可驅(qū)動(dòng)(吸收或輸出電流)4 個(gè) TTL 邏輯門(mén)電路。對(duì)端口“1” ，通過(guò)內(nèi)部的上拉電阻把端口長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì)（論文）14拉到高電平，此時(shí)可作輸入口，作輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流(I IL)。在訪問(wèn)外部程序存儲(chǔ)器或 16 位地址的外部數(shù)據(jù)存儲(chǔ)器(例如執(zhí)行 MOVX @DPTR 指令)時(shí)，P2 口送出高 8 位地址數(shù)據(jù)。在訪問(wèn) 8 位地址的外部數(shù)據(jù)存儲(chǔ)器(如執(zhí)行 MOVX @RI 指令) 時(shí)，P2 口線上的內(nèi)容(也即特殊功能寄存器(SFR )區(qū)中 R2 寄存器的內(nèi)容)，在整個(gè)訪問(wèn)期間不改變 Flash 編程或校驗(yàn)時(shí)，P2 亦接收高位地址和其它控制信號(hào)。? P3 口：P3 口是一組帶有內(nèi)部上拉電阻的 8 位雙向 I/O 口。P3 口輸出緩沖級(jí)可驅(qū)動(dòng)(吸收或輸出電流)4 個(gè) TTL 邏輯門(mén)電路。對(duì) P3 口寫(xiě)入“1”時(shí)，它們被內(nèi)部上拉電阻拉高并可作為輸入端口。作輸入端時(shí)，被外部拉低的 P3 口將用上拉電陽(yáng)輸出電流(I IL)。P3 口除了作為一般的 I/0 口線外，更重要的用途是它的第二功能，如下表 34 所示:表 34 P3 引腳的第二功能表 RXD（串行輸入口） TXD（串行輸出口） （外中斷 0）INT （外中斷 1） T0（定時(shí)/計(jì)數(shù)器 0） T1（定時(shí)計(jì)數(shù)器 1） （外部數(shù)據(jù)存儲(chǔ)器寫(xiě)選通）WR （外部數(shù)據(jù)存儲(chǔ)器讀選通）D? RST：復(fù)位輸入。當(dāng)振蕩器工作時(shí)，RST 引腳出現(xiàn)兩個(gè)機(jī)器周期以上高電平將使單片機(jī)復(fù)位。? ALE/ ：當(dāng)訪問(wèn)外部程序存儲(chǔ)器或數(shù)據(jù)存儲(chǔ)器時(shí)，ALE(地址鎖存允許)輸出PROG脈沖用于鎖存地址的低 8 位字節(jié)。即使不訪問(wèn)外部存儲(chǔ)器， ALE 仍以時(shí)鐘振蕩頻率的 1/6 輸出固定的正脈沖信號(hào)，因此它可對(duì)外輸出時(shí)鐘或用于定時(shí)目的。要注意的是：每當(dāng)訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)將跳過(guò)一個(gè) ALE 脈沖。對(duì) Flash 存儲(chǔ)器編程期間，該引腳還用于輸入編程脈沖(FRZG)如有必要，可通過(guò)對(duì)特殊功能寄存器 (SFR)區(qū)中的 8EH 單元的 D0 位置位，可禁 ALE 操作。該位置位后，只有一條 MOVX 和 MOVC 指令 ALE 才會(huì)被激活。此外，該引腳會(huì)被微弱拉高，單片機(jī)執(zhí)行外部程序時(shí)，應(yīng)設(shè)置長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì)（論文）15ALE 無(wú)效。? ：程序儲(chǔ)存允許( )輸出是外部程序存儲(chǔ)器的讀選通信號(hào)，當(dāng) PSENPSENAT89C51 由外部程序存儲(chǔ)器取指令(或數(shù)據(jù))時(shí)，每個(gè)機(jī)器周期兩次 T 觸發(fā)下有效，即輸出兩個(gè)脈沖。在此期間，訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器，這兩次有效的 信號(hào)不PSEN出現(xiàn)。? EA/VPP：外部訪問(wèn)允許。欲使 CPU 僅訪問(wèn)外程序存儲(chǔ)器(地址為 0000HFFFFH)，EA端必須保持低電平(接地)。需注意的是:如果加密位 LB1 被編程，復(fù)位時(shí)內(nèi)部會(huì)鎖存 EA 端狀態(tài)。如 EA 端為高電平(接 VCC 端)，CPU 則執(zhí)行內(nèi)部程序存儲(chǔ)器中的指令。Flash 存儲(chǔ)器編程時(shí)，該引腳加上+12V 的編程允許電源 Vpp,，當(dāng)然這必須是該器件是使用 12V 編程電壓 Vpp。? XTAL1：振蕩器反相放人器的及內(nèi)部時(shí)鐘發(fā)生器的輸入端。? XTAL2：振蕩器反相放人器的輸出端 部分模塊介紹（1）時(shí)鐘振蕩器：AT89051 中有一個(gè)用于構(gòu)成內(nèi)部振蕩器的高增益反相放大器，引腳 XTAL1 和 XTAL2分別是該放大器的輸入端和輸出端。這個(gè)放大器與作為反饋元件的片外石英晶體或陶瓷諧振器一起構(gòu)成自激振蕩器，振蕩電路參見(jiàn)圖 。外接石英晶體(或陶瓷諧振器 )及電容 C1, C2 接在放人器的反饋回路中構(gòu)成并聯(lián)振蕩電路。對(duì)外接電容 C1, C2 雖然沒(méi)有十分嚴(yán)格的要求，但電容容量的大小會(huì)輕微影響振蕩頻率的高低、振蕩器工作的穩(wěn)定性、起振的難易程序及溫度穩(wěn)定性，如果使用石英晶體，推薦電容使用 30pF177。10pF，而如使用陶瓷諧振器建議選擇 40pF177。l0F。 用戶(hù)也可以采用外部時(shí)鐘。采用外部時(shí)鐘的電路如圖 右圖所示。這種情況下，外部時(shí)鐘脈沖接到 XTAL1 端，即內(nèi)部時(shí)鐘，發(fā)生器的輸入端， 則懸空。長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì)（論文）16 內(nèi)部振蕩電路 外部振蕩電路 石英晶體時(shí)：C1，C2=30pF177。10pF 陶瓷諧振器：C1，C2=40pF177。10pF圖 37 振蕩器電路圖由于外部時(shí)鐘信號(hào)是通過(guò)一個(gè) 2 分頻觸發(fā)器后作為內(nèi)部時(shí)鐘信號(hào)的，所以對(duì)外部時(shí)鐘信號(hào)的占空比沒(méi)有特殊要求，但最小高電平持續(xù)時(shí)間和最大的低電平持續(xù)時(shí)間應(yīng)符合產(chǎn)品技術(shù)條件的要求。（2）空閑節(jié)電模式： AT89C51 有兩種可用軟件編程的省電模式，它們是空閑模式和掉電工作模式。這兩種方式是控制專(zhuān)用寄存器 PCON(即電源控制寄存器)中的即(PCON. 1)和 IDL. ()位來(lái)實(shí)現(xiàn)的。即是掉電模式，當(dāng) PD=1 時(shí)，激活掉電工作模式，單片機(jī)進(jìn)入掉電工作狀態(tài)。IDL.是空閑等待方式，當(dāng)39。IDI=1,激活空閑工作模式，單片機(jī)進(jìn)入睡眠狀態(tài)。如需同時(shí)進(jìn)入兩種工作模式，即 PD 和 IDL 同時(shí)為 1，則先激活掉電模式。在空閑工作模式狀態(tài)，CPU 保持睡眠狀態(tài)而所有片內(nèi)的外設(shè)仍保持激活狀態(tài)，這種方式由軟件產(chǎn)生。此時(shí)，片內(nèi) RAM 和所有特殊功能寄存器的內(nèi)容保持不變?？臻e模式可由任何允許的中斷請(qǐng)求或硬件復(fù)負(fù)位終止。（3）終止：空閑工作模式的方法有兩種，其一是任何一條被允許中斷的事件被激活，IDL. ( PCON. 0)被硬件清除，即刻終止空閑工作模式。程序會(huì)首先響應(yīng)中斷，進(jìn)入中斷服務(wù)程序，執(zhí)行完中斷服務(wù)程序并緊隨 RETI， （中斷返回)指令后，下一條要執(zhí)行的指令就是使單片機(jī)進(jìn)入空閑模式那條指令后而的一條指令。其二是通過(guò)硬件復(fù)位也可將空閑工作模式終止需要注意的是，當(dāng)硬件復(fù)位來(lái)終止空閑工作模式時(shí)，CPU 通常是從激活空閑模式那條指令的下一條指令開(kāi)始繼續(xù)執(zhí)行程序的，要完成內(nèi)部復(fù)位操作，硬件復(fù)位脈沖要保持兩個(gè)機(jī)器周期(24長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì)（論文）17個(gè)時(shí)鐘周期)有效，在這種情況下，內(nèi)部禁止 CPU 訪問(wèn)片內(nèi) RAM，而允許訪問(wèn)其它端口。為了避免可能對(duì)端口產(chǎn)生意外寫(xiě)入，激活空閑模式的那條指令后一條指令不應(yīng)是一條對(duì)端口或外部存儲(chǔ)器的寫(xiě)入指令。（4）掉電模式： 在掉電模式下，振蕩器停止工作，進(jìn)入掉電模式的指令是最后一條被執(zhí)行的指令，片內(nèi) RAM 和特殊功能寄存器的內(nèi)容在終止掉電模式前被凍結(jié)。退出掉電模式的唯一方法是硬件負(fù)位，復(fù)位后將重新定義全部特殊功能寄存器但不改變 RAM 中的內(nèi)容，在 Vcc 恢復(fù)到正常工作電平前，復(fù)位應(yīng)無(wú)效，且必須保持一定時(shí)間以使振蕩器重啟動(dòng)并穩(wěn)定工作?？臻e和掉電模式外部引腳狀態(tài)如下表 35 所示：表 35 空閑和掉電模式外部引腳狀態(tài)模 式 程序存儲(chǔ)器 ALE PSENP0 P1 P2 P3空閑模式 內(nèi)部 1 1 數(shù)據(jù) 數(shù)據(jù) 數(shù)據(jù) 數(shù)據(jù)空閑模式 外部 1 1 浮空 數(shù)據(jù) 地址 數(shù)據(jù)掉電模式 內(nèi)部 0 0 數(shù)據(jù) 數(shù)據(jù) 數(shù)據(jù) 數(shù)據(jù)掉電模式 外部 0 0 浮空 數(shù)據(jù) 數(shù)據(jù) 數(shù)據(jù)(5) 定時(shí)/計(jì)數(shù)器在單片機(jī)應(yīng)用系統(tǒng)中，常需要對(duì)外部脈沖進(jìn)行計(jì)數(shù)或者每隔特定時(shí)間執(zhí)行某一操作，因此定時(shí)/計(jì)數(shù)器是單片機(jī)控制系統(tǒng)重要的外設(shè)部件之一，幾乎所有的單片機(jī)控制系統(tǒng)均有一個(gè)到數(shù)個(gè)定時(shí)/計(jì)數(shù)器。51 系列單片機(jī)內(nèi)置了三個(gè) 16 位的定時(shí)/計(jì)數(shù)器，分別稱(chēng)為T(mén)0,T1,T2。 定時(shí)/計(jì)數(shù)器的核心部件是一個(gè)加法（或減法）計(jì)數(shù)器，可工作在定時(shí)方式或計(jì)數(shù)方式，因此稱(chēng)為定時(shí)/計(jì)數(shù)器。不過(guò)這兩種工作方式?jīng)]有本質(zhì)的區(qū)別，只是計(jì)數(shù)脈沖來(lái)源不同而已：如果計(jì)數(shù)脈沖是頻率相對(duì)穩(wěn)定的系統(tǒng)時(shí)鐘信號(hào)（一般是系統(tǒng)時(shí)鐘的分頻信號(hào)）時(shí)，則稱(chēng)為定時(shí)方式；反之，當(dāng)計(jì)數(shù)脈沖取自 CPU I/O 引腳的外部信號(hào)時(shí)，稱(chēng)為計(jì)數(shù)方式。單片機(jī)內(nèi)定時(shí)/計(jì)數(shù)器屬于可編程部件，除了加法計(jì)數(shù)器（部分單片機(jī)芯片采用減法計(jì)數(shù)器 ）外，尚有工作方式控制寄存器，一般具有如下特點(diǎn)：1工作方式寄存器。定時(shí)/計(jì)數(shù)器有多種定時(shí)或計(jì)數(shù)方式，使用前必須初始化工作方長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì)（論文）18式寄存器，設(shè)置定時(shí)/計(jì)數(shù)器的工作方式（定時(shí)還是計(jì)數(shù)；硬件啟動(dòng)還是軟件啟動(dòng)；計(jì)數(shù)長(zhǎng)度即作為 16 計(jì)數(shù)器使用還是 8 位計(jì)數(shù)器使用等）2可以從 0 開(kāi)始計(jì)數(shù)，也可以從特定值開(kāi)始計(jì)數(shù)，因此定時(shí)/計(jì)數(shù)器是一個(gè)可讀寫(xiě)的寄存器，使用前一般需要設(shè)置定時(shí)/計(jì)數(shù)器的初值。3對(duì)于每來(lái)一個(gè)脈沖加 1 的定時(shí)/計(jì)數(shù)器，當(dāng)計(jì)數(shù)器溢出時(shí)，可向 CPU 發(fā)出中斷請(qǐng)求（定時(shí)時(shí)間到） ，以便 CPU 處理。(6) 寄存器 1通用寄存器 R0～R7，分成四組，共占據(jù) 32 個(gè)單元（片內(nèi) RAM），由程序狀態(tài)字 PSW 的第 第 3 位選擇。表 36 RSRS0 對(duì)工作寄存器的選擇RSRS0 R0～R7 組號(hào) 地址00 1 00H～07H01 2 08H～0FH10 3 10H～17H11 4 18H～1FH2 專(zhuān)用寄存器 SFR（a） 累加器 A（Accumulator）：地址 EOH,運(yùn)算指令的目標(biāo)寄存器，存放操作數(shù)和運(yùn)算結(jié)果：也是用于訪問(wèn)外部存儲(chǔ)器的唯一寄存器。（b） B 寄存器（B Register）：地址 FOH,專(zhuān)用于乘除法指令，存儲(chǔ)數(shù)據(jù)、乘/除數(shù)；亦用作通用寄存器。（c） 程序狀態(tài)字 PSW：又稱(chēng)為標(biāo)志寄存器，地址 DOH，可位尋址。定義為：長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì)（論文）19Cy: 進(jìn)位標(biāo)志：有進(jìn)/借位時(shí)，Cy=。Ac：半進(jìn)位標(biāo)志。FO: 用