【文章內(nèi)容簡介】 溫度轉(zhuǎn)換指令則控制器（單片機(jī)）必須等待18B20執(zhí)行其指令，一般轉(zhuǎn)換時間為500uS。如執(zhí)行數(shù)據(jù)讀寫指令則需要嚴(yán)格遵循18B20的讀寫時序來操作。數(shù)據(jù)的讀寫方法將有下文有詳細(xì)介紹。 當(dāng)主機(jī)收到DSl8B20的響應(yīng)信號后，便可以發(fā)出ROM操作命令之一，這些命令如下：Skip ROM（跳躍ROM指令） 這條指令使芯片不對ROM編碼做出反應(yīng)，在單總線的情況之下，為了節(jié)省時間則可以選用此指令。如果在多芯片掛接時使用此指令將會出現(xiàn)數(shù)據(jù)沖突，導(dǎo)致錯誤出現(xiàn)。Read Scratchpad （從RAM中讀數(shù)據(jù)）此指令將從RAM中讀數(shù)據(jù)，讀地址從地址0開始，一直可以讀到地址9，完成整個RAM數(shù)據(jù)的讀出。芯片允許在讀過程中用復(fù)位信號中止讀取，即可以不讀后面不需要的字節(jié)以減少讀取時間。Convert T（溫度轉(zhuǎn)換）收到此指令后芯片將進(jìn)行一次溫度轉(zhuǎn)換，將轉(zhuǎn)換的溫度值放入RAM的第2地址。此后由于芯片忙于溫度轉(zhuǎn)換處理，當(dāng)控制器發(fā)一個讀時間隙時，總線上輸出“0”，當(dāng)儲存工作完成時，總線將輸出“1”。在寄生工作方式時必須在發(fā)出此指令后立刻超用強(qiáng)上拉并至少保持500MS，來維持芯片工作。與DS18B20的所有通訊都是由一個單片機(jī)的復(fù)位脈沖和一個DS18B20的應(yīng)答脈沖開始的。單片機(jī)先發(fā)一個復(fù)位脈沖，保持低電平時間最少480μs，最多不能超過960μs。然后，單片機(jī)釋放總線，等待DS18B20的應(yīng)答脈沖。DS18B20在接受到復(fù)位脈沖后等待15～60μs才發(fā)出應(yīng)答脈沖。應(yīng)答脈沖能保持60～240μs。單片機(jī)從發(fā)送完復(fù)位脈沖到再次控制總線至少要等待480μs。讀時隙需15～60μs，且在2次獨(dú)立的讀時隙之間至少需要1μs的恢復(fù)時間。讀時隙起始于單片機(jī)拉低總線至少1μs。DS18B20在讀時隙開始15μs后開始采樣總線電平。以單片機(jī)讀取2 B的數(shù)據(jù)為例。寫時隙需要15～75μs，且在2次獨(dú)立的寫時隙之間至少需要1μs的恢復(fù)時間。寫時隙起始于單片機(jī)拉低總線。 無線收發(fā)模塊該模塊由挪威(Nordic)公司生產(chǎn)的nRF24L01及其外圍電路組成的。nRF24L01作為單片射頻收發(fā)芯片，～，~?？赏ㄟ^SPI寫入數(shù)據(jù)，最高可達(dá)10Mbit／s，數(shù)據(jù)傳輸速率最快可達(dá)2Mbit／s，并且具有自動應(yīng)答和自動再發(fā)射功能。芯片融進(jìn)了增強(qiáng)式ShockBurst技術(shù)，其中輸出功率和通信頻道可通過程序進(jìn)行配置。該芯片功耗低，6dBm功率發(fā)射時，工作電流9mA，可選擇的掉電模式和空閑模式使其應(yīng)用設(shè)計更為方便。模塊中nRF24L01和MSP430F149通過MOSI、MISO和SCK組成SPI接口，nRF24L01外接晶振為16MHz，由低速的單片機(jī)控制高速收發(fā)的射頻芯片，[9]。 無線收發(fā)模塊硬件結(jié)構(gòu)圖 nRF24L01概述　 nRF24L01是一款新型單片射頻收發(fā)器件, GHz～ GHz ISM頻段。內(nèi)置頻率合成器、功率放大器、晶體振蕩器、調(diào)制器等功能模塊,并融合了增強(qiáng)型ShockBurst技術(shù)，其中輸出功率和通信頻道可通過程序進(jìn)行配置。nRF24L01功耗低,在以6dBm的功率發(fā)射時，工作電流也只有9mA。接收時，多種低功率工作模式(掉電模式和空閑模式)使節(jié)能設(shè)計更方便[10]。nRF24L01主要特性如下： GFSK調(diào)制，硬件集成OSI鏈路層； 具有自動應(yīng)答和自動再發(fā)射功能； 片內(nèi)自動生成報頭和CRC校驗(yàn)碼； 數(shù)據(jù)傳輸率為l Mb/s或2Mb/s；SPI速率為0 Mb/s～10 Mb/s；125個頻道與其他nRF24系列射頻器件相兼容； QFN20引腳4 mm4 mm封裝； V～ V； 引腳功能及描述 nRF24L01的封裝及引腳排列如圖所示[11]。 nRF24L01封裝圖CE：使能發(fā)射或接收； CSN，SCK，MOSI，MISO：SPI引腳端，微處理器可通過此引腳配置nRF24L01： IRQ：中斷標(biāo)志位；VDD：電源輸入端； VSS：電源地；XC2，XC1：晶體振蕩器引腳； VDD_PA：為功率放大器供電， V； ANT1,ANT2：天線接口；IREF：參考電流輸入； 工作模式 通過配置寄存器可將nRF24L01配置為發(fā)射、接收、空閑及掉電四種工作模式。 nRF24L01工作模式模式PWR_UPPRIM_RXCEFIFO寄存器狀態(tài)接收模式111發(fā)射模式101數(shù)據(jù)在TXFIFO寄存器中發(fā)射模式101→0停留在發(fā)送模式，直至數(shù)據(jù)發(fā)送完待機(jī)模式2101TX_FIFO為空待機(jī)模式110無數(shù)據(jù)傳輸?shù)綦? 待機(jī)模式1主要用于降低電流損耗，在該模式下晶體振蕩器仍然是工作的；待機(jī)模式2則是在當(dāng)FIFO寄存器為空且CE=1時進(jìn)入此模式；待機(jī)模式下，所有配置字仍然保留。在掉電模式下電流損耗最小，同時nRF24L01也不工作，但其所有配置寄存器的值仍然保留。 發(fā)射數(shù)據(jù)時，首先將nRF24L01配置為發(fā)射模式：接著把接收節(jié)點(diǎn)地址TX_ADDR和有效數(shù)據(jù)TX_PLD按照時序由SPI口寫入nRF24L01緩存區(qū)，TX_PLD必須在CSN為低時連續(xù)寫入，而TX_ADDR在發(fā)射時寫入一次即可，然后CE置為高電平并保持至少10μs，延遲130μs后發(fā)射數(shù)據(jù)。若自動應(yīng)答開啟，那么nRF24L01在發(fā)射數(shù)據(jù)后立即進(jìn)入接收模式，接收應(yīng)答信號（自動應(yīng)答接收地址應(yīng)該與接收節(jié)點(diǎn)地址TX_ADDR一致）。如果收到應(yīng)答，則認(rèn)為此次通信成功，TX_DS置高，同時TX_PLD從TXFIFO中清除。若未收到應(yīng)答，則自動重新發(fā)射該數(shù)據(jù)(自動重發(fā)已開啟)，若重發(fā)次數(shù)(ARC)達(dá)到上限，MAX_RT置高，TXFIFO中數(shù)據(jù)保留以便在次重發(fā)。MAX_RT或TX_DS置高時，使IRQ變低，產(chǎn)生中斷，通知MCU。最后發(fā)射成功時,若CE為低則nRF24L01進(jìn)入空閑模式1。若發(fā)送堆棧中有數(shù)據(jù)且CE為高，則進(jìn)入下一次發(fā)射。若發(fā)送堆棧中無數(shù)據(jù)且CE為高，則進(jìn)入空閑模式2。 接收數(shù)據(jù)時,首先將nRF24L01配置為接收模式，接著延遲130μs進(jìn)入接收狀態(tài)等待數(shù)據(jù)的到來。當(dāng)接收方檢測到有效的地址和CRC時，就將數(shù)據(jù)包存儲在RXFIFO中，同時中斷標(biāo)志位RX_DR置高，IRQ變低，產(chǎn)生中斷，通知MCU去取數(shù)據(jù)。若此時自動應(yīng)答開啟，接收方則同時進(jìn)入發(fā)射狀態(tài)回傳應(yīng)答信號。最后接收成功時，若CE變低，則nRF24L01進(jìn)入空閑模式1。在寫寄存器之前一定要進(jìn)入待機(jī)模式或掉電模式。 常用配置寄存器地址（H）寄存器名稱功能00CONFIG設(shè)置24L01工作模式01EN_AA設(shè)置接收通道及自動應(yīng)答02EN_RXADDR使能接收通道地址03SETUP_AW設(shè)置地址寬度04SETUP_RETR設(shè)置自動重發(fā)數(shù)據(jù)時間和次數(shù)07STATUS狀態(tài)寄存器，用來判定工作狀態(tài)0A~0FRX_ADDR_P0~P5設(shè)置接收通道地址10TX_ADDR設(shè)置接收接點(diǎn)地址11~16RX_PW_P0~P5設(shè)置接收通道的有效數(shù)據(jù)寬度 配置字 SPI口為同步串行通信接口，最大傳輸速率為10 Mb/s，傳輸時先傳送低位字節(jié)，再傳送高位字節(jié)。但針對單個字節(jié)而言，要先送高位再送低位。與SPI相關(guān)的指令共有8個，使用時這些控制指令由nRF24L01的MOSI輸入。相應(yīng)的狀態(tài)和數(shù)據(jù)信息是從MISO輸出給MCU。 nRF24L0l所有的配置字都由配置寄存器定義，這些配置寄存器可通過SPI口訪問。nRF24L01 的配置寄存器共有25個。 LED顯示模塊 數(shù)碼管選擇溫度數(shù)據(jù)顯示是體現(xiàn)整個系統(tǒng)功能的部分，LED顯示成本低廉，配置靈活，與單片機(jī)連接方便。LED顯示塊具有亮度高、結(jié)構(gòu)簡單、全天候的特點(diǎn)，因此在單片機(jī)應(yīng)用系統(tǒng)中應(yīng)用最廣，本系統(tǒng)的顯示采用的就是四位七段共陽極LED數(shù)碼管作為顯示部件。 顯示部分電路圖 驅(qū)動電路選擇 SL74HC573跟 LS/AL573的管腳一樣。器件的輸入是和標(biāo)準(zhǔn)CMOS輸出兼容的；加上拉電阻，他們能和 LS/ALSTTL輸出兼容。當(dāng)鎖存使能端為高時，這些器件的鎖存對于數(shù)據(jù)是透明的（也就是說輸出同步）。當(dāng)鎖存使能變低時，符合建立時間和保持時間的數(shù)據(jù)會被鎖存。 輸出能直接接到CMOS，NMOS和 TTL接口上 操作電壓范圍：~ 低輸入電流： CMOS器件的高噪聲抵抗特性TTL電路的輸入端是遵循TTL標(biāo)準(zhǔn)的，其需要的輸入電流很小，74HC573的輸入電流在電源電壓為6V，輸入電壓為6V的情況下。74HC573的每個輸出引腳都有20mA的灌入電流，因此可以直接驅(qū)動LED，而輸出電流可達(dá)到35mA()。 74HC573引腳圖 主控制模塊(Msp430f149最小系統(tǒng))本系統(tǒng)設(shè)計采用MSP430F149作為主控芯片，該芯片具有超低功耗的優(yōu)點(diǎn)：活動模式280 μA@1MHz，；；掉電模式(RAM數(shù)據(jù)保持)0．1μA。并且有12位A/D轉(zhuǎn)換器，帶有內(nèi)部參考源、采樣保持、自動掃描特性等。串行通信時可軟件選擇UART／SPI模式，整個系統(tǒng)采用了3．3V供電，考慮到硬件系統(tǒng)的低功耗等特點(diǎn)，該硬件系統(tǒng)的電源部分采用TI公司的TPS76033芯片。為了使輸出電源的紋波小， u ， p F的濾波電容，減小輸入端受到的干擾。單片機(jī)最小系統(tǒng)，或稱為最小應(yīng)用系統(tǒng)，是指用最少的元件組成的單片機(jī)可以工作的系統(tǒng)。對于MSP430系列單片機(jī)來說，最小系統(tǒng)一般應(yīng)該包括：單片機(jī)、晶振電路、復(fù)位電路。這里設(shè)計了MSP430最小系統(tǒng)中下載電路、電源電路、晶振電路、復(fù)位電路并介紹了各部分的功能[12]。本設(shè)計的下載端口選擇了JTAG口JTAG(Joint Test Action Group。聯(lián)合測試行動小組)是一種國際標(biāo)準(zhǔn)測試協(xié)議（IEEE ），主要用于芯片內(nèi)部測試?，F(xiàn)在多數(shù)的高級器件都支持JTAG協(xié)議，如DSP、FPGA器件等。標(biāo)準(zhǔn)的JTAG接口是4線：TMS、TCK、TDI、TDO，分別為模式選擇、時鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線。JTAG最初是用來對芯片進(jìn)行測試的，JTAG的基本原理是在器件內(nèi)部定義一個TAP（Test Access Port。測試訪問口）通過專用的JTAG測試工具對進(jìn)行內(nèi)部節(jié)點(diǎn)進(jìn)行測試。JTAG測試允許多個器件通過JTAG接口串聯(lián)在一起，形成一個JTAG鏈，能實(shí)現(xiàn)對各個器件分別測試?，F(xiàn)在，JTAG接口還常用于實(shí)現(xiàn)ISP（InSystem Programmableamp。0。在線編程），對FLASH等器件進(jìn)行編程。JTAG編程方式是在線編程，傳統(tǒng)生產(chǎn)流程中先對芯片進(jìn)行預(yù)編程，再裝到板上因此而改變，簡化的流程為先固定器件到電路板上，再用JTAG編程，從而大大加快工程進(jìn)度。JTAG接口可對PSD芯片內(nèi)部的所有部件進(jìn)行編程。具有JTAG口的芯片都有如下JTAG引腳定義： TCK——測試時鐘輸入； TDI——測試數(shù)據(jù)輸入，數(shù)據(jù)通過TDI輸入JTAG口； TDO——測試數(shù)據(jù)輸出，數(shù)據(jù)通過TDO從JTAG口輸出； TMS——測試模式選擇，TMS用來設(shè)置JTAG口處于某種特定的測試模式； 可選引腳TRST——測試復(fù)位，輸入引腳，低電平