【文章內(nèi)容簡介】 成的任務(wù)有 3 個：一是從 FPGA 中獲得 19 位的二進制數(shù)據(jù)，并控制 FPGA 的工作；二是對時所獲得的數(shù)據(jù)進行處理（完全由軟件實現(xiàn)） ；三是將處理后的數(shù)據(jù)送給 LED 數(shù)碼管顯示。這種設(shè)計方案發(fā)揮了單片機控制運算能力強的特點，同時也充分的利用了FPGA 數(shù)據(jù)采樣速度快、資源豐富的特點。將數(shù)據(jù)采集交 FPGA 完成，可以準確的采集到兩個同頻正弦信號的相位差所對應(yīng)的時間差以及信號的周期，從而提高了系統(tǒng)的可靠性。由于單片機具有較強的運算、控制能力，因此，我們使用單片機最小系統(tǒng)完成讀取 FPGA 的數(shù)據(jù)，并根據(jù)所讀取的數(shù)據(jù)計算待測信號的頻率及兩路同頻信號之間的相位差，同時通過功能鍵切換，由顯示模塊可以顯示待測信號的頻率和相位差。所以，我們最終采用以 FPGA 和 MCU 相結(jié)合的設(shè)計方案。XX 大學本科生畢業(yè)設(shè)計 基于 FPGA 和 MCU 的相位測量儀的設(shè)計133 系統(tǒng)硬件設(shè)計 本設(shè)計采用 FPGA 和 MCU 相結(jié)合的方案來完成低頻數(shù)字式相位測量儀的設(shè)計。單片機與 FPGA 相結(jié)合的方案，將系統(tǒng)的硬件部分分為數(shù)據(jù)采樣處理和單片機最小系統(tǒng)兩部分。 輸入模塊設(shè)計而被測信號是周期相同，幅度和相位不同的兩路正弦信號，所以為了準輸入電路起到波形變換及整形的作用。由于 FPGA 對脈沖信號比較敏感，為了準確的測量出兩路正弦信號的相位差及其頻率，需要對輸入波形進行整形，使輸入信號變成矩形波信號，并送給 FPGA 進行處理。我們知道，通常情況下，輸入信號往往會含有干擾，這樣單門限電壓比較器的整形電路整形就不太準確。由于有干擾信號，導致單門限電壓比較器在輸入信號過零點時會產(chǎn)生多次觸發(fā)翻轉(zhuǎn)的現(xiàn)象，這樣就會導致 FPGA 采集數(shù)據(jù)（計數(shù)）不準確，從而使單片機無法計算出正確的被測信號的頻率和相位差的數(shù)值。在相位差測量過程中，不允許兩路被測信號在整形后發(fā)生相對相移，或者應(yīng)該使得兩路被測信號在整形輸入電路中引起的附加相移是相同的。因此，我們在對 A、B 兩路信號整形時要采用相同的整形電路。為了避免被測輸入信號在過零點時多次觸發(fā)翻轉(zhuǎn)的現(xiàn)象，我們決定采用由施密特觸發(fā)器組成的整形電路。施密特觸發(fā)器在單門限電壓比較器的基礎(chǔ)上引入了正反饋網(wǎng)絡(luò)。因為正反饋的作用，它的門限電壓隨著輸出電壓 的變化而改變。因為施密特觸發(fā)器有0U兩個門限電壓，所以可以提高輸入電路的抗干擾能力，其電路原理圖如圖 31所示。電路中使用兩個施密特觸發(fā)器對兩路被測輸入信號進行整行，在圖中，比較器 LM339 連接成施密特觸發(fā)器的形式，為了保證輸入電路在相位差測量的時候不會有誤差，必須保證兩個施密特觸發(fā)器的兩個門限電平對應(yīng)相等，這可以通過調(diào)節(jié)電位器 來使得兩個施密特觸發(fā)器的門限電平對應(yīng)相等 [3]。8RXX 大學本科生畢業(yè)設(shè)計 基于 FPGA 和 MCU 的相位測量儀的設(shè)計141 2 3 4 5 6ABCD654321DCBATitleNumber RevisionSizeBDate: 1Jun2022 Sheet of File: D:\PROTEL_99_SE_CN\EXAMPLES\ By:UIALM339LM339R110KΩR910KΩR310KΩR4100ΩR510KΩ123J4CON3AINSGNDBINSR6510ΩR7100ΩR2510ΩR810KΩUIBGNDGNDGNDGND+5V+5V+5V+5VBINAIN圖 31 由施密特觸發(fā)器構(gòu)成的整形電路由上圖分析計算有： （3VURUKPN ???1）則其閥值電壓 。當輸入的正弦信號電壓大于VTT047.,07.????時，輸出電壓等于 ；當輸入的正弦信號電壓小于 時，輸出電壓等于NU?UNU。?T 基于 FPGA 的數(shù)據(jù)采集模塊設(shè)計設(shè)計中，我們選擇的是 Altera 公司的 FPGA，芯片型號為 EPF10K10LC844。本設(shè)計充分利用了 FPGA 可編程資源多、速度快、口線多、實時采樣性好等特點。該芯片特點如下 [5]：1. 高密度XX 大學本科生畢業(yè)設(shè)計 基于 FPGA 和 MCU 的相位測量儀的設(shè)計15典型門為 30000 個，可用門為 119000 個，邏輯單元為 1728 個，嵌入式陣列塊（EAB）為 6 個，24576 個內(nèi)部 RAM，可用 I/O 為 102 個。2. 低功耗和多電壓 I/O 接口該器件的核心電壓為 供電，功耗小，支持高電壓 I/O 接口，引腳可以與 、5V 電壓器件兼容，并且可以進行擺率控制和漏極開路輸出。3. 增強型嵌入式結(jié)構(gòu)每個 EAB 有以 2561512102420482 位任意組合的 RAM，可做單口 RAM，也可以設(shè)計成雙口 RAM。4. 時鐘鎖定和時鐘自舉該器件為設(shè)計人員提供了可供選擇的時鐘鎖定（clock lock）和時鐘自舉(clock boost)電路。這兩種電路都含有鎖相環(huán)（ PLL） ，時鐘鎖定電路為一個同步的 PLL，可以減小器件內(nèi)的時鐘延遲和偏移。時鐘自舉電路提供了一個時鐘乘法器，可以很容易的實現(xiàn)時域邏輯乘法，并減少資源的使用。EPF10K10LC844 能夠滿足多功能、低功耗、低成本、高性能的系統(tǒng)設(shè)計。FPGA 電路的設(shè)計我們采用實驗室已有的 FPGA 適配板來實現(xiàn)，該適配板包含芯片 EPF10K10LC84下載電路、FPGA 配置存儲器、FPGA 內(nèi)部所需電源模塊等。當 FPGA 配置存儲器中下載配置文件后，該適配板只需要接入+5V 電源就可以正常工作與用戶應(yīng)用系統(tǒng)中。為了進一步提高測量精度，同時便于計算，我們采用 10MHZ 的矩形波信號作為 FPGA 數(shù)據(jù)采樣的信號。FPGA 在 10MHZ 時鐘信號作用下對待測信號周期進行計數(shù)，并對兩個同頻率的正弦波信號的相位差所對應(yīng)的時間差進行計數(shù)，分別得到 19 位數(shù)字量，其物理單位是 。FPGA 的時鐘信號 clk 采用 40MHZ四引腳石英晶體多謝振蕩器信號源，由 FPGA 內(nèi)部的分頻模塊對 40MHZ 信號進行四分頻，得到 10MHZ 的數(shù)據(jù)采樣時標信號，采樣周期為 。FPGA 與單片機的連接框圖如圖 32 所示。XX 大學本科生畢業(yè)設(shè)計 基于 FPGA 和 MCU 的相位測量儀的設(shè)計16CLKaCLKb FPGA 適配板 FEN DSELCLKAT89C51AINBIN40MHZ 石英晶體多諧振蕩器圖 32 FPGA 與單片機的連接圖從 FPGA 中獲得的數(shù)據(jù)要通過 19 位數(shù)據(jù)接口送到單片機中，其引腳端口對應(yīng)的關(guān)系如表 31 所示。表 31 引腳端口對應(yīng)關(guān)系A(chǔ)T89C51 FPGA 引腳名稱 P28 P53 P55 P57 P59 P61 P62 P82FPGA 引腳號 PIN28 PIN53 PIN55 PIN57 PIN59 PIN61 PIN62 PIN82P0口引腳定義 DATA0 DATA1 DATA2 DATA3 DATA4 DATA5 DATA6 DATA7AT89C51 FPGA 引腳名稱 P130 P128 P126 P124 P100 IO38 IO36 IO34FPGA 引腳號 PIN130 PIN128 PIN126 PIN124 PIN100 PIN83 PIN77 PIN75P2口引腳定義 DATA8 DATA9 DATA10 DATA11 DATA12 DATA13 DATA14 DATA15AT89C51 FPGA 引腳名稱 P31 P54 P56 P58 NC P60FPGA 引腳號 PIN31 PIN54 PIN56 PIN58 空端口 PIN60P1口引腳定義 DATA16 DATA17 DATA18 RSEL 無 ENXX 大學本科生畢業(yè)設(shè)計 基于 FPGA 和 MCU 的相位測量儀的設(shè)計17 基于 MCU 的數(shù)據(jù)處理模塊設(shè)計這部分電路由單片機、晶振電路、按鍵電路等組成。該電路充分地利用了單片機的較強的運算能力和控制能力：使用單片機的 P0 口、P2 口以及、 接受 FPGA 發(fā)送過來的對應(yīng)的被測輸入信號的周期和相位差的 19 位二進制數(shù)據(jù)，并且在單片機內(nèi)部完成對這 19 位二進制數(shù)據(jù)的處理和相關(guān)運算。P1 口的 、 接入兩個輕觸按鍵，結(jié)合軟件編程來實現(xiàn)頻率與相位差顯示切換功能。單片機完成對 FPGA 的控制，使 FPGA 按照單片機的要求通過 19 根 I/O 連接線分別發(fā)送被測輸入信號的周期和相位差所對應(yīng)的時間差的數(shù)據(jù)。FPGA 和 MCU 的握手信號 FEN 和 DSEL 分別接在 和 引腳，即Pin4 和 Pin6。除此之外，在設(shè)計中還要用到單片機的串口 UART，將待顯示的信息送給顯示模塊顯示。該模塊使用的單片機型號為 AT89C51，它是美國 Atmel 公司生產(chǎn)的 8 位單片機。該器件采用 Atmel 高密度非易失存儲器制造技術(shù)，與工業(yè)標準的 MCS51指令集和輸出管腳相兼容。由于將多功能 8 位 CPU 和閃爍存儲器組合在一個芯片中，Atmel 的 AT89C51 是一種高效率的微處理器，為很多嵌入式控制系統(tǒng)提供了一種靈活方便且物美價廉的方案。AT89C51 的主要特性有：片內(nèi)數(shù)據(jù)存儲器內(nèi)含有 128 字節(jié)的 RAM；與 MCS51 相兼容；內(nèi)部集成有 4KB 的 FLASH 的存儲器；允許在線編程擦寫 1000 次；具有 32 根可編程 I/O 線；數(shù)據(jù)可保留 10 年；具有兩個 16 位可編程定時器；5個中斷源；0—24MHZ 全靜態(tài)工作方式；低功耗的閑置和掉電模式；片內(nèi)含振蕩器和時鐘電路；可編程串行通道；具有掉電狀態(tài)下的中斷回復模式……基于以上特性，AT89C51 完全可以滿足本設(shè)計的需要。它要構(gòu)成最小系統(tǒng)時只要將單片機接上外部的晶體、時鐘電路和復位電路即可。為了提高 MCU 的I/O 口帶負載的能力，本設(shè)計中加入了 3 個上拉排電阻。該設(shè)計采用的是上電自動復位和按鍵手動復位電路，如圖 33 所示。按下按鍵 S，電源對 C 充電，使 RESET 端快速達到高電平，松開按鍵，C 向芯片的內(nèi)阻放電，恢復為低電平，從而使單片機可靠復位。即可上電復位，又可按鍵復位，一般 R1 選 470Ω，R2選 ，C 選 22μF [1]。XX 大學本科生畢業(yè)設(shè)計 基于 FPGA 和 MCU 的相位測量儀的設(shè)計181 2 3 4 5 6ABCD654321DCBATi tl eN umbe r Rev isi onSi zeBD at e: 11M ay2022 She et of Fi le : D :\P RO TEL_99 _SE_CN \EXA MP LES \M yD es ra w n By :R1R2C22μFSRESET A T89C5 1VCCG N D圖 33 上電/ 按鍵手動復位電路片內(nèi)振蕩電路輸出端要接晶體振蕩器與電路構(gòu)成的穩(wěn)定的自激振蕩器，最常見的接法如圖 34 所示。其中晶振可選用振蕩頻率為 12MHZ 的石英晶體，電容器一般選用 30PF 左右。1 2 3 4 5 6ABCD654321DCBATitleNumber RevisionSizeBDate: 11May2022 Sheet of File: D:\Protel_99_SE_\Examples\ By:C130PFC230PFCR12MHZAT89C51X1X2GND圖 34 片內(nèi)震蕩電路輸出端綜上所述，MCU 的電路圖如圖 35 所示。該電路的工作原理是：單片機通過向 FPGA 發(fā)送數(shù)據(jù)傳送指令，使 FPGA 按照單片機的要求發(fā)送數(shù)據(jù)，同時通過單片機的串口，將待顯示的數(shù)據(jù)信息發(fā)送給顯示電路顯示。系統(tǒng)硬件電路中FPGA 和 MCU 進行數(shù)據(jù)交換時占用了 P0 口、P2 口、和 、其引腳功能如下所示。P0 口：32 ~ 39 腳為 ~ 輸入/輸出引腳。P0 口為雙向 8 位三態(tài)XX 大學本科生畢業(yè)設(shè)計 基于 FPGA 和 MCU 的相位測量儀的設(shè)計19I/O 口，它既可作為通用 I/O 口，又可作為外部擴展時的數(shù)據(jù)總線及低 8 位地址總線的分時復用口。作為通用 I/O 口時，需要外接上拉電阻，輸出數(shù)據(jù)可以得到鎖存，最為輸出口，每個引腳可以驅(qū)動 8 個 TTL 負載。P1 口：1~8 腳為 ~ 輸入/輸出引腳。P1 口為 8 位準雙向 I/O 口，內(nèi)部具有上拉電阻，一般作通用 I/O 口使用，它的每一位都可以分別定義為輸入線或輸出線，作為輸入時