vhdl數(shù)字電子鐘的設(shè)計與實現(xiàn)論文(編輯修改稿)
2025-07-23 20:35 本頁面
【文章內(nèi)容簡介】 則是用了軟件譯碼 (查表 )的方式，再用了一段固定的程序段進(jìn)行進(jìn)制轉(zhuǎn)化。初始化之后，用中斷方式對其計數(shù)，計數(shù)的同時采用了定時器比較的方法，比較當(dāng)前計數(shù)時間與定時時間是否相等，若相等則將鬧鈴標(biāo)志位置數(shù)。為了避免響鈴影響顯示定時，選時或調(diào)時程序段。對當(dāng)前時間或定時時間修改后又返回到最初的顯示程序段，如此循環(huán)下去。程序流程圖如圖所示。響鈴結(jié)束顯示初始化TF讀鍵有無鬧鐘？是否為調(diào)時、定時？開始TT定時FF調(diào)時TF調(diào)時？是否修改？ 程序流程圖 各模塊原理及程序3. 秒脈沖發(fā)生器是數(shù)字鐘的重要部分，它的精度穩(wěn)定度決定了數(shù)字鐘的質(zhì)量，通常用晶體振蕩器發(fā)生的脈沖經(jīng)過整形、分頻獲得1Hz的秒脈沖。如晶振為32768Hz，通過15次二分頻后可獲得1Hz的脈沖輸出。（本實驗中實驗箱上已經(jīng)有1hz脈沖）。按鍵由琴鍵或撥碼開關(guān)發(fā)出脈沖或電平信號，控制整個系統(tǒng)工作。原理圖如下: 其程序代碼如下:ORG 0000H AJMP MAIN ORG 000BH AJMP TIME ORG 0300H MAIN: mov 20h,00h MOV 21H,00H MOV 22H,00H MOV 23H,00H MOV IP,02H 。IP,IE初始化 MOV IE,82H MOV TMOD,01H 。設(shè)定定時器工作方式? MOV TL0,0B0H MOV TH0,3CH SETB TR0 。啟動定時? MOV SP,40H 。重設(shè)堆棧指針 NEXT: LCALL DISP 。調(diào)用顯示子程序? LCALL KEY 。調(diào)用按鍵檢測子程序 JZ NEXT 。 LCALL ANKEY 。調(diào)用按鍵處理子程序 SJMP NEXT 。重新循環(huán) NOP NOP NOP 有了時間標(biāo)準(zhǔn)“秒”信號后，就可以根據(jù)60秒為1分、60分為1小時、24小時為1天的計數(shù)周期，分別組成兩個六十進(jìn)制(秒、分)、一個二十四進(jìn)制(時)的計數(shù)器。將這些計數(shù)器適當(dāng)連接，就可以構(gòu)成秒、分、時的計數(shù)，實現(xiàn)計時功能。其程序流程圖如下:1．74LS161構(gòu)成秒、分的六十進(jìn)制計數(shù)器 數(shù)字鐘的“秒”、“分”信號產(chǎn)生電路都是由六十進(jìn)制計數(shù)器構(gòu)成，“時”信號產(chǎn)生電路為二十四進(jìn)制計數(shù)器。它們都可以用兩個“可予制四位二進(jìn)制異步清除”計數(shù)器來實現(xiàn)。利用74LS161芯片的預(yù)置數(shù)功能，也可以構(gòu)成不同進(jìn)制的計數(shù)器。因為一片74LS161內(nèi)含有一個四位二進(jìn)制異步清除計數(shù)器，因此需用兩片74LS161就可以構(gòu)成六十進(jìn)制計數(shù)器了。集成電路74LS161芯片的電路其中（如圖3）CP為時鐘脈沖輸入端，P0、PPP3為預(yù)置數(shù)輸入端， 為置數(shù)控制端， 為異步復(fù)位端，二者均為低電平有效；Q0、QQQ3為計數(shù)器的輸出端。該計數(shù)器能同步并行預(yù)置數(shù)據(jù)，具有清零置數(shù)，計數(shù)和保持功能，具有進(jìn)位輸出端，可以串接計數(shù)器使用。4位二進(jìn)制同步計數(shù)器74LS161引腳圖它的管腳排列如圖所示：圖 74LS161管腳排列圖a：計數(shù)功能：當(dāng) = =CTP=CTT=1，CP=CP時，實現(xiàn)計數(shù)功能。b：同步并行置數(shù)功能：當(dāng) =1時，預(yù)置控制端 =0，并且 CP=CP↑時，Q3Q2Q1Q0= P3P2P1P0，實現(xiàn)同步預(yù)置數(shù)功能。c：保持功能：當(dāng) = =1且CTPCTT=0時，輸出Q3Q2Q1Q0保持不變。d：異步清零功能：當(dāng)復(fù)位端 =0時，輸出Q3Q2Q1Q0全為零，實現(xiàn)異步清零功能（又稱復(fù)位功能）。秒個位計數(shù)器 74LS161被接成十進(jìn)制計數(shù)器，其置數(shù)輸入端A、B、C、D（3腳4腳5腳6腳）接低電平，LD、EP、ET（9腳10腳7腳）接高電平，秒脈沖由CP（2腳）端輸入。計數(shù)器的輸出端QA、QB、QC、QD（14腳13腳12腳11腳）接譯碼電路CD4511的輸入端D、C、B、A。當(dāng)秒脈沖輸入時，電路狀態(tài)按二進(jìn)制自然序列依次遞增1，QA、QB、QC、QD輸出為0000、000000010100、010010111000、1001，當(dāng)輸出為1010也就是10時，QA、QC輸出都為1，經(jīng)過一個與非門后一路經(jīng)反相后送入或非門的一個輸入端，輸出送往計數(shù)器的清零端RD使秒計數(shù)器清零，另一路經(jīng)反相后作為進(jìn)位脈沖送入秒
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號-1