【文章內(nèi)容簡(jiǎn)介】 DE為01，高低音顯示信號(hào)為0，音符的分頻系數(shù)為11111111即2047Hz。嘰覲詿縲鐋囁偽純鉿錈癱懇跡見鮫請(qǐng)。數(shù)控分頻模塊的仿真如圖43所示。圖43數(shù)控分頻模塊的仿真圖該圖輸入系統(tǒng)時(shí)鐘信號(hào)CLK1初值為0（各輸出值都是在時(shí)鐘信號(hào)的下降沿有效），音符分頻系數(shù)TONE1為00100000即1290Hz,驅(qū)動(dòng)揚(yáng)聲器的音頻信號(hào)SPKS輸出為1。熒紿譏鉦鏌觶鷹緇機(jī)庫(kù)圓鍰緘鶚鱭圓。簡(jiǎn)易電子琴整個(gè)系統(tǒng)的仿真如圖44所示。圖43簡(jiǎn)易電子琴整個(gè)系統(tǒng)的仿真圖該圖輸入系統(tǒng)時(shí)鐘信號(hào)CLK32MHZ初值為0，自動(dòng)演奏信號(hào)HANDTOAUTO初值為0，鍵盤輸入信號(hào)INDEX1為00000000；輸出音符信號(hào)CODE1則為0110000，高低音節(jié)信號(hào)HIGH1變?yōu)?，即高音，音頻信號(hào)SPKOUT即輸出0，輸出為1時(shí)CODE1變?yōu)?110100，這時(shí)出現(xiàn)10ns的延時(shí)。在仿真時(shí)由于系統(tǒng)各方面原因影響，出現(xiàn)延時(shí)屬于正?，F(xiàn)象。鶼漬螻偉閱劍鯫腎邏蘞闋簣擇睜鮪謅。 電路功能驗(yàn)證 如果說前面的過程都是理論上進(jìn)行軟件設(shè)計(jì)制作，那么電路驗(yàn)證則是硬件產(chǎn)生實(shí)際結(jié)果的必要步驟，它是軟件編程導(dǎo)入硬件系統(tǒng)得到最終設(shè)計(jì)目標(biāo)的一個(gè)過程。此課程設(shè)計(jì)中主要用到的硬件設(shè)施有EP1K30QC2082芯片、一個(gè)12MHz的頻率元件、揚(yáng)聲器、鍵盤或脈沖開關(guān)、發(fā)光二極管等，硬件和軟件系統(tǒng)相連接的樞紐就是芯片引腳和VHDL主程序中所有輸入輸出之間對(duì)應(yīng)的關(guān)系，它們滿足：CLK→7引腳、HANDTOAUTO→4INDEX10→4INDEX11→4INDEX12→5INDEX13→5INDEX14→5INDEX15→5INDEX16→5HIGH1→1SPKOUT→68引腳。紂憂蔣氳頑薟驅(qū)藥憫騖覲僨鴛鋅鮚嗚。在選擇好芯片以及設(shè)置引腳值后，下載源程序（）到此芯片上，確認(rèn)編程器硬件是否已安裝好。按如下步驟打開編程器窗口：在Max+PlusⅡ菜單中選擇Programmer項(xiàng)，點(diǎn)擊Configure項(xiàng)將配置數(shù)據(jù)下載到一個(gè)FLEX器件中。再次對(duì)源程序進(jìn)行編譯導(dǎo)入程序然后運(yùn)行，揚(yáng)聲器發(fā)出初設(shè)的音符3，5音即報(bào)警。手按鍵盤或撥脈沖開關(guān)改變輸入信號(hào)則揚(yáng)聲器發(fā)出對(duì)應(yīng)的頻率的聲音，鍵盤（開關(guān)）是與芯片引腳對(duì)應(yīng)相連的。穎芻莖蛺餑億頓裊賠瀧漲負(fù)這惻鮭觶。 問題分析在整個(gè)課程設(shè)計(jì)中，不可避免遇到很多難于解決的問題，一來是對(duì)EDA技術(shù)的不太了解，初涉VHDL語言以致很多語法和語言基本結(jié)構(gòu)、算法生疏，運(yùn)用不靈活，在編寫源程序上遇到很大難題，而且在編譯運(yùn)行程序時(shí)對(duì)出錯(cuò)的語句理解不到位，難于下手修改錯(cuò)誤語句，這使得在設(shè)計(jì)程序時(shí)遇到很大的阻礙，此外，VHDL語言的數(shù)據(jù)類型很容易造成混淆，比如IN STD_LOGIC_VECTOR(7 DOWNTO 0)語句，它有時(shí)既可以認(rèn)為是從7下降到0，也可認(rèn)為是從0上升到7，當(dāng)輸入有多位時(shí)，這就容易造成在讀懂仿真波形圖時(shí)讀位數(shù)倒置，使仿真現(xiàn)象與理論結(jié)果相出入。濫驂膽閉驟羥闈詔寢賻減棲綜訴鮐巹。在完成電路驗(yàn)證這一步時(shí)，對(duì)頻率的選擇也是一大難點(diǎn)，有的設(shè)計(jì)項(xiàng)目對(duì)頻率的要求很高，需要大頻率元件才能滿足設(shè)計(jì)需求，若頻率元件選擇不恰當(dāng)，將嚴(yán)重影響設(shè)計(jì)結(jié)果甚至沒有結(jié)果輸出。對(duì)于設(shè)計(jì)電子琴時(shí)，由于要求輸出不同頻率的聲音，頻率變化范圍大，故需要一個(gè)12MHz的元件，對(duì)于小于這一值的頻率不足以滿足電路需求，仿真時(shí)只有一堆雜音輸出。銚銻縵嚌鰻鴻鋟謎諏涼鏗穎報(bào)嚴(yán)鮑蠅。在對(duì)于設(shè)計(jì)時(shí)遇到的不同問題時(shí)，首先應(yīng)該理解問題關(guān)鍵所在，因?yàn)橛谜Z言編寫程序需要仔細(xì)認(rèn)真的態(tài)度，一點(diǎn)點(diǎn)錯(cuò)誤漏洞將導(dǎo)致整個(gè)源程序無法編譯運(yùn)行，阻礙下一步工作完成進(jìn)度。擠貼綬電麥結(jié)鈺贖嘵類羋罷鴇竇鮒鑿。5 結(jié)束語通過這次VHDL課程設(shè)計(jì)，不僅增強(qiáng)了我們的實(shí)踐動(dòng)手能力，也讓我們對(duì)課堂上所學(xué)到的理論知識(shí)的理解加深了許多，這給我們提供了一個(gè)在學(xué)習(xí)生活中很難得的理論聯(lián)系實(shí)際的機(jī)會(huì)。能夠借此機(jī)會(huì)了解到部分EDA技術(shù)的知識(shí)和學(xué)習(xí)運(yùn)用其中一種硬件描述語言VHDL編程實(shí)現(xiàn)各種常用器件的功能，這是在哪堂講課上都得不到的一筆財(cái)富。賠荊紳諮侖驟遼輩襪錈極嚕辮鏢鱸蕆。另一方面我們也發(fā)現(xiàn)了在平時(shí)學(xué)習(xí)過程中難于發(fā)現(xiàn)的許多缺點(diǎn)跟不足。比如實(shí)踐機(jī)會(huì)過少，所學(xué)的理論知識(shí)不能靈活運(yùn)用，在遇到實(shí)際的問題時(shí)無法正確處理；再者在課堂上獲得的專業(yè)知識(shí)過于淺顯，很多的有關(guān)基本操作原理、操作方法都理解不了；課外知識(shí)了解的也過少，導(dǎo)致在課程設(shè)計(jì)初期，面對(duì)完全陌生的設(shè)計(jì)課題無從下手，不知所措。這就提醒我們?cè)谄綍r(shí)的學(xué)習(xí)生活中不能一味埋頭于面前的課本知識(shí)，畢竟當(dāng)今社會(huì)競(jìng)爭(zhēng)越發(fā)激烈，而學(xué)校能教授的東西有限，要想在人才市場(chǎng)中脫穎而出就只能靠我們自己。當(dāng)然，在學(xué)習(xí)之余我們更應(yīng)該積極參加各種有關(guān)專業(yè)知識(shí)的實(shí)踐活動(dòng)和比賽，鞏固所學(xué)理論，多注意培養(yǎng)初步的實(shí)際工作能力和專業(yè)技術(shù)能力，這樣在以后的工作崗位上不會(huì)顯得那么倉(cāng)促與生疏。塤礙籟饈決穩(wěn)賽釙冊(cè)庫(kù)麩適緄撾鲅傯。參考文獻(xiàn)[1] ：國(guó)防工業(yè)出版社，2002[2] ：科學(xué)出版社，2003[3] VHDL Language Reference Guide ，Alde Inc . Henderson NV USA ，1999裊樣祕(mì)廬廂顫諺鍘羋藺遞燦擾諗魴莖。[4] 齊洪喜，. 北京：清華大學(xué)出版社，2004[5] 潘松，黃繼業(yè). EDA技術(shù)實(shí)用教程. 北京：科學(xué)出版社，2002附錄1：樂曲自動(dòng)演奏源程序清單程序名稱：程序功能：采用VHDL語言編程產(chǎn)生8位發(fā)聲控制輸入信號(hào)。LIBRARY IEEE。USE 。USE 。USE 。ENTITY AUTO IS PORT(CLK: IN STD_LOGIC。 系統(tǒng)時(shí)鐘信號(hào)倉(cāng)嫗盤紲囑瓏詁鍬齊驁絛鯛鱧俁魷親。 AUTO: IN STD_LOGIC。 鍵盤輸入/自動(dòng)演奏綻萬璉轆娛閬蟶鬮綰瀧恒蟬轅紗魚臚。 CLK2: BUFFER STD_LOGIC。 時(shí)鐘輸出 INDEX2: IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 鍵盤輸入信號(hào)驍顧燁鶚巰瀆蕪領(lǐng)鱺賻驃弒綈閶魎齠。 INDEX0: OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。 音符信號(hào)輸出瑣釙濺曖惲錕縞馭篩涼貿(mào)錒戧晉魘繅。END AUTO。ARCHITECTURE BEHAVIORAL OF AUTO IS SIGNAL COUNT0:INTEGER RANGE 0 TO 31。 定義信號(hào)計(jì)數(shù)器，有32個(gè)信號(hào)元素鎦詩涇艷損樓紲鯗餳類礙穡鰳責(zé)髕鵲。BEGINPULSE0:PROCESS(CLK,AUTO) PULSE0工作進(jìn)程開始櫛緶歐鋤棗鈕種鵑瑤錟奧傴輥刪髖綠。 VARIABLE COUNT:INTEGER RANGE 0 TO 8。 定義變量計(jì)數(shù)器，從0到8轡燁棟剛殮攬瑤麗鬮應(yīng)頁諳絞綽髏鱉。BEGIN IF AUTO=39。139。THEN 鍵盤輸入為1 COUNT:=0。CLK2=39。039。 計(jì)數(shù)器值為0，時(shí)鐘信號(hào)2幅值為0峴揚(yáng)斕滾澗輻灄興渙藺詐機(jī)憒頇驤經(jīng)。 ELSIF(CLK39。EVENT AND CLK=39。139。)THEN 輸入的時(shí)鐘信號(hào)為其他值 COUNT:=COUNT+1。 計(jì)數(shù)器加1即為1 IF COUNT=4 THEN