最新基于的led顯示電子碼表設(shè)計(jì)(編輯修改稿)
2025-07-21 22:56 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 ② 讀出：當(dāng)和為低電平，且和CE2為高電平時(shí)，數(shù)據(jù)輸出緩沖器選通，被選中單元的數(shù)據(jù)送到數(shù)據(jù)線D7～D0上?！、?保持：當(dāng)為高電平，CE2為任意時(shí)，芯片未被選中，處于保持狀態(tài)，數(shù)據(jù)線呈現(xiàn)高阻狀態(tài)。微處理器通過(guò)數(shù)據(jù)總線、地址總線及控制總線與存儲(chǔ)器連接，如下圖所示：控制總線地址總線存儲(chǔ)器 CPU數(shù)據(jù)總線 地址總線為地址信號(hào)，用來(lái)指明選中的存儲(chǔ)單元地址。 數(shù)據(jù)總線為數(shù)據(jù)信號(hào)，它是微處理器送往存儲(chǔ)器的信息或存儲(chǔ)器送往微處理器的信息。它包括指令和數(shù)據(jù)。 控制總線發(fā)出存儲(chǔ)器讀寫信號(hào)，以便從ROM、RAM中讀出指令或數(shù)據(jù)，或者向RAM寫入數(shù)據(jù)。 在微機(jī)系統(tǒng)中，常用的靜態(tài)RAM有61162662256等。在本實(shí)驗(yàn)中使用的是6264。6264為8K╳8位的靜態(tài)RAM，其邏輯圖如下： 6264A0～12 VCCI/O0～7WROECS2 GNDCS1 其中A0～12為13根地址線，I/O0～7為8根數(shù)據(jù)線，CS1 、CS2為兩個(gè)片選端，OE為數(shù)據(jù)輸出選通端，WR為寫信號(hào)端。其工作方式見(jiàn)下表：控制信號(hào)CS1CS2OEWR數(shù)據(jù)線讀LHLH輸出寫LH╳L輸入非選H╳╳╳高阻態(tài)5. 可編程并行I/O接口芯片8255 A8255是Intel公司生產(chǎn)的可編程并行I/O接口芯片，有3個(gè)8位并行I/O口。具有3個(gè)通道3種工作方式的可編程并行接口芯片（40引腳）。 其各口功能可由軟件選擇，使用靈活，通用性強(qiáng)。8255可作為單片機(jī)與多種外設(shè)連接時(shí)的中間接口電路。 8255作為主機(jī)與外設(shè)的連接芯片，必須提供與主機(jī)相連的3個(gè)總線接口，即數(shù)據(jù)線、地址線、控 制線接口。同時(shí)必須具有與外設(shè)連接的接口A、B、C口。由于8255可編程,所以必須具有邏輯控制部分，因而8255內(nèi)部結(jié)構(gòu)分為3個(gè)部分：與CPU連接 部分、與外設(shè)連接部分、控制部分。引腳功能:RESET:復(fù)位輸入線，當(dāng)該輸入端處于高電平時(shí)，所有內(nèi)部寄存器（包括控制寄存器）均被清除，所有I/O口均被置成輸入方式。 CS:芯片選擇信號(hào)線，當(dāng)這個(gè)輸入引腳為低電平時(shí),即/CS=0時(shí),表示芯片被選中，允許8255與CPU進(jìn)行通訊。/CS=1時(shí),8255無(wú)法與CPU做數(shù)據(jù)傳輸. RD:讀信號(hào)線，當(dāng)這個(gè)輸入引腳為低電平時(shí),即/RD=0且/CS=0時(shí),允許8255通過(guò)數(shù)據(jù)總線向CPU發(fā)送數(shù)據(jù)或狀態(tài)信息，即CPU從8255讀取信息或數(shù)據(jù)。 WR:寫入信號(hào)，當(dāng)這個(gè)輸入引腳為低電平時(shí),即/WR=0且/CS=0時(shí),允許CPU將數(shù)據(jù)或控制字寫入8255。 D0～D7:三態(tài)雙向數(shù)據(jù)總線，8255與CPU數(shù)據(jù)傳送的通道，當(dāng)CPU 執(zhí)行輸入輸出指令時(shí)，通過(guò)它實(shí)現(xiàn)8位數(shù)據(jù)的讀/寫操作，控制字和狀態(tài)信息也通過(guò)數(shù)據(jù)總線傳送。 8255具有3個(gè)相互獨(dú)立的輸入/輸出通道端口，用+5V單電源供電，能在一下三種方式下工作。 方式0————基本輸入輸出方式；方式1————選通輸入/出方式；方式三————雙向選通輸入/輸出方式； PA0～PA7:端口A輸入輸出線，一個(gè)8位的數(shù)據(jù)輸出鎖存器/緩沖器， 一個(gè)8位的數(shù)據(jù)輸入鎖存器。 工作于三種方式中的任何一種； PB0～PB7:端口B輸入輸出線，一個(gè)8位的I/O鎖存器， 一個(gè)8位的輸入輸出緩沖器。 不能工作于方式二； PC0～PC7:端口C輸入輸出線，一個(gè)8位的數(shù)據(jù)輸出鎖存器/緩沖器， 一個(gè)8位的數(shù)據(jù)輸入緩沖器。端口C可以通過(guò)工作方式設(shè)定而分成2個(gè)4位的端口， 每個(gè)4位的端口包含一個(gè)4位的鎖存器，分別與端口A和端口B配合使用，可作為控制信號(hào)輸出或狀態(tài)信號(hào)輸入端口。39。不能工作于方式一或二。 A1,A0:地址選擇線,用來(lái)選擇8255的PA口,PB口,PC口和控制寄存器. 當(dāng)A1=0,A0=0時(shí),PA口被選擇。 當(dāng)A1=0,A0=1時(shí),PB口被選擇。 當(dāng)A1=1,A0=0時(shí),PC口被選擇。 當(dāng)A1==1時(shí),控制寄存器被選擇.6. 74HC373 鎖存器當(dāng)三態(tài)允許控制端 OE 為低電平時(shí)，O0~O7 為正常邏輯狀態(tài)，可用來(lái)驅(qū)動(dòng)負(fù)載或總線。當(dāng) OE 為高電平時(shí)，O0~O7 呈高阻態(tài)，即不驅(qū)動(dòng)總線，也不為總線的負(fù)載，但鎖存器內(nèi)部的邏輯操作不受影響。 當(dāng)鎖存允許端 LE 為高電平時(shí)，O 隨數(shù)據(jù) D 而變。當(dāng) LE 為低電平時(shí)，O 被鎖存在已建立的數(shù)據(jù)電平。當(dāng) LE 端施密特觸發(fā)器的輸入滯后作用，使交流和直流噪聲抗擾度被改善 400
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1