【文章內(nèi)容簡介】 列以較高的性價比博得很多用戶的青睞。所以，本系統(tǒng)采用美國Intel公司生產(chǎn)的AT89C51型單片機，由于其具有集成度高、處理功能強、可靠性高、系統(tǒng)結構簡單、價格低廉等優(yōu)點并具有4K字節(jié)的程序存儲器，使得它應用起來更加方便。AT89C51功能特性如下所述：(1)8位CPU； (2)內(nèi)含4KBytes的程序存儲器；(3)內(nèi)含256KBytes的數(shù)據(jù)存儲器；(4)程序存儲器可外部擴展至64Kbytes；(5)數(shù)據(jù)存儲器可外部擴展至64Kbytes；(6)一組全雙工的串行口；(7)兩組16位計時/計數(shù)器；(8)五個具有可編程為2層中斷優(yōu)先權的中斷源；(9)具有邏輯運算能力；(10)32條雙向且可被獨立尋址的I/O；(11)具有時鐘振蕩電路。圖31 AT89C51引腳圖主要引腳功能：(1)VCC：供電電壓。(2)GND：接地。(3)P0口：P0口為一個8位漏級開路雙向I/O口，每腳可吸收8TTL門電流。當P1口的管腳第一次寫1時，被定義為高阻輸入。P0能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù)/地址的第八位。在FLASH編程時，P0 口作為原碼輸入口，當FLASH進行校驗時，P0輸出原碼，此時P0外部必須被拉高。(4)P1口：P1口是一個內(nèi)部提供上拉電阻的8位雙向I/O口，P1口緩沖器能接收輸出4TTL門電流。P1口管腳寫入1后，被內(nèi)部上拉為高，可用作輸入，P1口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部上拉的緣故。在FLASH編程和校驗時，P1口作為第八位地址接收。 (5)P2口：P2口為一個內(nèi)部上拉電阻的8位雙向I/O口，P2口緩沖器可接收，輸出4個TTL門電流，當P2口被寫“1”時，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時，P2口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。P2口當用于外部程序存儲器或16位地址外部數(shù)據(jù)存儲器進行存取時，P2口輸出地址的高八位。在給出地址“1”時，它利用內(nèi)部上拉優(yōu)勢，當對外部八位地址數(shù)據(jù)存儲器進行讀寫時，P2口輸出其特殊功能寄存器的內(nèi)容。P2口在FLASH編程和校驗時接收高八位地址信號和控制信號。(6)P3口：P3口管腳是8個帶內(nèi)部上拉電阻的雙向I/O口，可接收輸出4個TTL門電流。當P3口寫入“1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平，P3口將輸出電流（ILL）這是由于上拉的緣故。P3口也可作為AT89C51的一些特殊功能口，如下表所示：表31 P3口管腳功能表端口引腳 特殊功能 RXD（串行輸入口） TXD（串行輸出口） （外部中斷0） （外部中斷1） T0（定時/計時器0外部輸入） T1（定時/計數(shù)器1外部輸入） （外部數(shù)據(jù)存儲器寫選通） （外部數(shù)據(jù)存儲器讀選通）P3口同時為閃爍編程和編程校驗接收一些控制信號。(7)RESET：復位輸入。當振蕩器復位器件時，要保持RESET腳兩個機器周期的高電平時間。(8)ALE/：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在FLASH編程期間，此引腳用于輸入編程脈沖。在平時，ALE端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是，每當用作外部數(shù)據(jù)存儲器時，將跳過一個ALE脈沖。如想禁止ALE的輸出可在SFR8EH地址上置0。此時，ALE只有在執(zhí)行MOVX，MOVC指令是ALE才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài)ALE禁止，置位無效。(9)：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機器周期兩次有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的信號將不出現(xiàn)。(10)/VPP：當保持低電平時，則在此期間外部程序存儲器（0000HFFFFH），不管是否有內(nèi)部程序存儲器。注意加密方式1時，將內(nèi)部鎖定為RESET；當端保持高電平時，此間內(nèi)部程序存儲器。在FLASH編程期間，此引腳也用于施加12V編程電源（VPP）。(11)XTAL1：反向振蕩放大器的輸入及內(nèi)部時鐘工作電路的輸入。(12)XTAL2：來自反向振蕩器的輸出[9]。 時鐘電路MCS51雖然有內(nèi)部振蕩電路，但要形成時鐘，必須外接元件，圖32是MCS51的外部時鐘電路。外接晶體以及C2和C3構成并聯(lián)諧振電路，接在放大器的反饋回路中。電容的大小會影響振蕩器頻率的高低、振蕩器的穩(wěn)定性、起振的快速性和溫度的穩(wěn)定性。該設計選用12MHz晶振，與之相適應的電容的典型值是30pF左右。圖32 時鐘電路原理圖 復位電路MCS51復位是由外部的復位電路來實現(xiàn)的。單片機在開機時都需要復位，以便中央處理器CPU以及其它功能部件都處于一個確定的初始狀態(tài)，并從這個狀態(tài)開始工作。復位電路通常采用上電復位和按鈕復位兩種方式。該電路兼有上電復位和按鈕復位。復位電路如圖33所示。工作原理為：按鈕按下后，RC電路充電，RESET引腳端出現(xiàn)正脈沖，只要RESET端保持10ms以上的高電平，就能用單片機有效的復位。該設計時鐘頻率為12MHz，C取22μF，R取1K歐姆。復位電路如圖33所示。圖33 復位電路原理圖 A/D轉(zhuǎn)換電路A/D轉(zhuǎn)換接口是系統(tǒng)數(shù)據(jù)采集前向通道的一個重要環(huán)節(jié)。數(shù)據(jù)采集是在模擬信號源中采集信號,并將之轉(zhuǎn)換為數(shù)字信號送入計算機的過程。因此,完成數(shù)據(jù)采集應具備下述基本部件:模擬多路轉(zhuǎn)換開關和信號調(diào)節(jié)電路,采樣/保持放大器,模擬/數(shù)字(A/D)轉(zhuǎn)換器,通道控制電路。前向通道中,被測物理量經(jīng)傳感器轉(zhuǎn)換成電信號,而每一種傳感器都有與之配套的接口電路, 接口電路再將這一信號轉(zhuǎn)換成電壓信號。多路轉(zhuǎn)換開關用來完成多路模擬信號的切換,信號調(diào)節(jié)則是將微弱的模擬信號轉(zhuǎn)換成能滿足A/D轉(zhuǎn)換器需要的電平信號。為了減少動態(tài)數(shù)據(jù)采集的孔徑誤差,需要加入采樣/保持電路。因此,數(shù)據(jù)采集電路的設計不僅僅限于是單純A/D轉(zhuǎn)換芯片的接口設計,還必須綜合考慮傳感器到CPU的全過程[10]。AD574是美國模擬器件公司（Analog Devices）生產(chǎn)的12位逐次逼近型快速A/D轉(zhuǎn)換器，其轉(zhuǎn)換速度為35s，轉(zhuǎn)換誤差177。％，是目前我國廣泛應用、價格適中的A/D轉(zhuǎn)換器，其內(nèi)部有三態(tài)輸出緩沖電路，可直接與各種微處理器連接，且無須加邏輯接口電路，便能與CMOS及TTL電平兼容。內(nèi)部配置高精度參考電壓源和時鐘電路，使它不需任何外部電路和時鐘信號，就能完成A/D轉(zhuǎn)換，應用非常方便。AD574由兩部分組成，一部分是模擬芯片，另一部分數(shù)字芯片，其中模擬部分由高性能的12位D/A轉(zhuǎn)換器AD565和參考電壓組成。數(shù)字部分由控制邏輯電路，逐次逼近型寄存器的三態(tài)緩沖器組成?？刂七壿嫴糠郑脕戆l(fā)出啟動/停止始終信號及復位信號，并控制轉(zhuǎn)換過程，此部分信號包括5個外部信號以及內(nèi)部轉(zhuǎn)換結束信號。整個轉(zhuǎn)換過程結束后，輸出一個標志狀態(tài)STS（低電平表明轉(zhuǎn)換結束）。另外，當START信號出現(xiàn)高電平時，標志狀態(tài)STS開始變?yōu)楦唠娖?，直到轉(zhuǎn)換過程結束才變?yōu)榈仉娖?。在AD574芯片上有兩組控制引腳，即通過控制引腳（CE，和），以及內(nèi)部寄存器控制輸入引腳（和A）。通用控制引腳的功能與大多數(shù)A/D轉(zhuǎn)換器相似，主要決定裝置定時、尋址、啟動脈沖和讀使能等功能。內(nèi)部寄存器控制輸入引腳是大多數(shù)A/D轉(zhuǎn)換器所沒有的，它們用來選擇輸出數(shù)據(jù)的形式和轉(zhuǎn)換脈沖長度。AD574的引腳如圖34所示。圖34 AD574引腳圖主要引腳功能：(1)CE是轉(zhuǎn)換器的啟動和數(shù)據(jù)讀出端。和R/引腳來控制的。當CE=1時，=0，且R/=0時，轉(zhuǎn)換過程開始；而CE=1，=0，而R/=1時，數(shù)據(jù)可以被讀出。(2)為數(shù)據(jù)格式選擇端。當=1時，雙字節(jié)輸出，即12位數(shù)據(jù)線同時生效輸出，可用于12位或16位微型計算機系統(tǒng)。=0時，為單字節(jié)輸出，可與8位CPU接口連接，AD574采用左對齊的數(shù)據(jù)格式，與A配合，使數(shù)據(jù)分兩次輸出。A=0時，高8位數(shù)有效。A=1時，則輸出低4位數(shù)據(jù)加4位附加0。請注意，引腳不能有TTL電平控制，必須直接接至+5V（引腳1）或數(shù)字地（引腳15）。(3)A為字節(jié)選擇端。A引腳有兩個作用，一是選擇字節(jié)長度；二是與8位微處理器兼容時，用來選擇讀出字節(jié)。在轉(zhuǎn)換之前，設A=1，AD574按8位A/D轉(zhuǎn)換，轉(zhuǎn)換時間為10。設A=0，12位A/D轉(zhuǎn)換，轉(zhuǎn)換時間為25，這與的狀態(tài)無關。再讀周期中，A=0時，高8位數(shù)據(jù)有效；A=1時，則低4位數(shù)據(jù)有效。注意，如果=1，A的狀態(tài)不起作用。綜上所述，可寫出AD574控制信號組合表，如表32所示。表32 AD574控制信號組合表CE R/ 12/ A 操作0 x x x x 禁止x 1 x x x 禁止1 0 0 x 0 啟動12位轉(zhuǎn)換v 0 0 x 1 啟動8位轉(zhuǎn)換1 0 1 接1腳（+5V） x 輸出數(shù)據(jù)格式為并行12位1 0 1 接地 0 輸出數(shù)據(jù)格式為并行8位1 0 1 接地 1 低4位加上尾隨4個零數(shù)據(jù)線DB0到DB11，高8位接于P00到P07，低4位接于P04到P07。數(shù)據(jù)格式控制端接地，可與8位單片機兼容，12位數(shù)據(jù)分兩次傳送。WR ,RD與非門后，接于CE，無論讀或?qū)懀珻E =1時AD574均工作。通過74LS373接于P01,只要 P01=0則啟動轉(zhuǎn)換器；P01=1則讀取轉(zhuǎn)換結果。A0通過74LS373接于P00，即接于P00的狀態(tài)可控制轉(zhuǎn)換位數(shù)和讀取字節(jié)的方式。圖35 AD574與單片機接口電路圖 數(shù)據(jù)存儲電路AT89C51單片機片內(nèi)有128B的RAM，在實際應用中僅靠這256B的數(shù)據(jù)存儲器是遠遠不夠的。這種情況下可利用MCS51單片機所具有的擴展功能擴展外部數(shù)據(jù)存儲器。MCS51系列單片機最大可擴展64KB。常用的數(shù)據(jù)存儲器有靜態(tài)數(shù)據(jù)存儲器和動態(tài)數(shù)據(jù)存儲器。由于在實際應用中，需要擴展的容量不大，所以一般情況采用靜態(tài)RAM。6264是靜態(tài)RAM擴展。圖36 6264引腳圖6264是8K8位靜態(tài)隨機存儲器，采用CMOS工藝制造，單一+5V電源供電，額定功率200mW，典型存取時間200ns，采用雙譯碼編址方式，為28線雙列直插式封裝，其引腳如圖36所示,工作方式選擇如表33所示,6264與AT89C51硬件連接圖37所示。其引腳功能如下所述：(1)地址線A12～A0（13條）：A12～A0位輸入地址線，用于傳送CPU送來的址編碼信號，高電平表示為“1”，低電平表示“0”。(2)數(shù)據(jù)線D7～D0(8條)：D7～D0位雙向數(shù)據(jù)線，D7為最高位，D0位最低位，正常工作時，D7～D0用來傳送6264的讀寫數(shù)據(jù)。(3)控制線（4條）：①允許輸出：該輸入線用于控制從6264中讀出的數(shù)據(jù)是否送到數(shù)據(jù)線D7～D0上。②片選輸入線CS1和：若CS1=1和=0，則本芯片被選中工作；否則，本6264不被選中工作。③讀寫命令線：若為高電平，則6264建立讀出工作狀態(tài)；若為低電平，則6264處于寫入狀態(tài)。(4)電源線（2條）：VCC為+5V電源線，允許在177。10％范圍內(nèi)波動；GND為接地線[11]。 AT89C51單片機外接數(shù)據(jù)RAM時，P2口輸出存儲器的高8位，P0口分時輸出地址的低8位和傳送指令字節(jié)或數(shù)據(jù)。P0口先輸出低8位地址信號，在ALE有效時將它鎖存到外部地址鎖存器中，然后P0口作為數(shù)據(jù)總線使用，此處地址鎖存器選用74LS373，實際電路連接如圖37所示。圖37 6264與AT89C51硬件連接原理圖 LED顯示電路進入二十一世紀以來，顯示技術作為人機聯(lián)系和信息展示的窗口，已應用于娛樂、工業(yè)、軍事、交通、教育、航空航天、衛(wèi)星遙感和醫(yī)療等各個方面，顯示產(chǎn)業(yè)已經(jīng)成為電子信息工業(yè)的一大支柱產(chǎn)業(yè)。在我國，顯示技術及相關產(chǎn)業(yè)的商品在信息產(chǎn)業(yè)的總產(chǎn)值的45%左右。電子顯示器可分為主動發(fā)光型和非主動發(fā)光型兩大類。前者是利用信息來調(diào)制各像素的發(fā)光亮度和顏色，進行直接顯示；后者本身不發(fā)光，是利用信息調(diào)制外光源而使其