基于ds1302的實(shí)時(shí)時(shí)鐘設(shè)計(jì)報(bào)告(編輯修改稿)
2025-07-19 16:00 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 除充電寄存器外的所有寄存器的內(nèi)容。 DS1302與RAM相關(guān)的寄存器分為兩類，一類是單個(gè)RAM單元，共31個(gè)，每個(gè)單元組態(tài)為一個(gè)8位的字節(jié)，其命令控制字為C0HFDH，其中奇數(shù)為讀操作，偶數(shù)為寫操作；再一類為突發(fā)方式下的RAM寄存器，此方式下可一次性讀寫所有的RAM的31個(gè)字節(jié)，命令控制字為FEH（寫）、FFH（讀）。寄存器名命令字取值范圍各位內(nèi)容寫操作讀操作76543210秒寄存器 80H81H0059CH10SECSEC分寄存器82H83H0059010MINMIN時(shí)寄存器84H85H0112或002312/24010HRHR表2 DS1302的時(shí)鐘寄存器及其控制字 AT89C52簡(jiǎn)介圖2 AT89S51引腳圖功能特性概括:AT89S51提供以下標(biāo)準(zhǔn)功能：40個(gè)引腳、4K Bytes Flash片內(nèi)程序存儲(chǔ)器、128 Bytes的隨機(jī)存取數(shù)據(jù)存儲(chǔ)器（RAM）、32個(gè)外部雙向輸入/輸出（I/O）口、5個(gè)中斷優(yōu)先級(jí)2層中斷嵌套中斷、2個(gè)數(shù)據(jù)指針、2個(gè)16位可編程定時(shí)/計(jì)數(shù)器、2個(gè)全雙工串行通信口、看門狗（WDT）電路、片內(nèi)振蕩器及時(shí)鐘電路。四、方案設(shè)計(jì)和論證使用串行接口時(shí)鐘芯片DS1302設(shè)計(jì)時(shí)鐘電路。該設(shè)計(jì)方案以單片機(jī)AT89C52為主控芯片，以串行時(shí)鐘芯片DS1302為核心計(jì)時(shí)芯片，組成數(shù)字時(shí)鐘電路。該電路不但能準(zhǔn)確地計(jì)時(shí)、附加其它功能，而且，其三線接口可以節(jié)省接口資源，在斷電后不丟失時(shí)間和數(shù)據(jù)信息。設(shè)計(jì)方案接口簡(jiǎn)單,計(jì)時(shí)可靠,綜合性能良好。DS1302時(shí)鐘電路（AT89C52）主控模塊鍵掃描電路八位LED數(shù)碼管顯示電路 圖3 時(shí)鐘芯片DS1302設(shè)計(jì)時(shí)鐘五、軟硬件設(shè)計(jì)LED數(shù)碼管采用動(dòng)態(tài)掃描方式顯示，P0口為段碼輸出口，P2口為掃描驅(qū)動(dòng)口，掃描驅(qū)動(dòng)信號(hào)經(jīng)74HC224功率放大來(lái)低點(diǎn)亮電源。計(jì)時(shí)按鍵設(shè)計(jì)了2個(gè)，,，用于設(shè)定與加一調(diào)整。秒表/時(shí)鐘計(jì)時(shí)器的硬件電路如圖。圖4 DS1302實(shí)時(shí)時(shí)鐘硬件仿真電路include //define uchar unsigned chardefine unit unsigned intdefine ulong unsigned longsbit BUZZ=p3^7。sbit KEY1=p1^0。sbit KEY2=p1^1。uchar hour_reg,minute_reg,second_reg。void delay(uint)。void display(uchar*)。void time2str(uchar*)。void time_set(void)。void main(void){uchar dispram[9]。TMOD=0x11。IE=0x82。TR0=1。while(1) { time2str(dispram)。 display(d
法律信息相關(guān)推薦
鄂ICP備17016276號(hào)-1