【文章內(nèi)容簡介】 是 數(shù) 字 集 成 電 路 廣 泛 應(yīng) 用 的 社 會 。 數(shù) 字 集 成 電 路 本 身在 不 斷 地 進(jìn) 行 更 新 換 代 。 它 由 早 期 的 電 子 管 、 晶 體 管 、 小 中 規(guī) 模 集 成 電 路 、 發(fā) 展 到 超大 規(guī) 模 集 成 電 路 (VLSIC， 幾 萬 門 以 上 )以 及 許 多 具 有 特 定 功 能 的 專 用 集 成 電 路 。 但 是 ，隨 著 微 電 子 技 術(shù) 的 發(fā) 展 ， 設(shè) 計 與 制 造 集 成 電 路 的 任 務(wù) 已 不 完 全 由 半 導(dǎo) 體 廠 商 來 獨(dú) 立 承擔(dān) 。 系 統(tǒng) 設(shè) 計 師 們 更 愿 意 自 己 設(shè) 計 專 用 集 成 電 路 (ASIC)芯 片 ， 而 且 希 望 ASIC 的 設(shè) 計周 期 盡 可 能 短 ， 最 好 是 在 實 驗 室 里 就 能 設(shè) 計 出 合 適 的 ASIC 芯 片 ， 并 且 立 即 投 入 實 際應(yīng) 用 之 中 ， 因 而 出 現(xiàn) 了 現(xiàn) 場 可 編 程 邏 輯 器 件 (FPLD)， 其 中 應(yīng) 用 最 廣 泛 的 當(dāng) 屬 現(xiàn) 場 可 編程 門 陣 列 (FPGA)和 復(fù) 雜 可 編 程 邏 輯 器 件 (CPLD)。早 期 的 可 編 程 邏 輯 器 件 只 有 可 編 程 只 讀 存 貯 器 (PROM)、 紫 外 線 可 擦 除 只 讀 存 貯 器(EPROM)和 電 可 擦 除 只 讀 存 貯 器 (EEPROM)三 種 。 由 于 結(jié) 構(gòu) 的 限 制 ， 它 們 只 能 完 成 簡 單 的數(shù) 字 邏 輯 功 能 。其 后 ， 出 現(xiàn) 了 一 類 結(jié) 構(gòu) 上 稍 復(fù) 雜 的 可 編 程 芯 片 ， 即 可 編 程 邏 輯 器 件 (PLD)， 它 能夠 完 成 各 種 數(shù) 字 邏 輯 功 能 。 典 型 的 PLD 由 一 個 “與 ”門 和 一 個 “或 ”門 陣 列 組 成 ， 而任 意 一 個 組 合 邏 輯 都 可 以 用 “與 或 ”表 達(dá) 式 來 描 述 ， 所 以 ， PLD 能 以 乘 積 和 的 形 式 完成 大 量 的 組 合 邏 輯 功 能 。20 世 紀(jì) 80 年 代 中 期 。 Altera 和 Xilinx 分 別 推 出 了 類 似 于 PAL 結(jié) 構(gòu) 的 擴(kuò) 展 型 電子信息與電氣工程學(xué)院畢業(yè)設(shè)計說明書5CPLD(Complex Programmab1e Logic Device)和 與 標(biāo) 準(zhǔn) 門 陣 列 類 似 的 FPGA(Field Programmable Gate Array)， 它 們 都 具 有 體 系 結(jié) 構(gòu) 和 邏 輯 單 元 靈 活 、 集 成 度 高 以 及 適用 范 圍 寬 等 特 點(diǎn) 。 這 兩 種 器 件 兼 容 了 PLD 和 通 用 門 陣 列 的 優(yōu) 點(diǎn) ， 可 實 現(xiàn) 較 大 規(guī) 模 的 電路 ,編 程 也 很 靈 活 。 與 門 陣 列 等 其 它 ASIC(Application Specific IC)相 比 ， 它 們 又 具有 設(shè) 計 開 發(fā) 周 期 短 、 設(shè) 計 制 造 成 本 低 、 開 發(fā) 工 具 先 進(jìn) 、 標(biāo) 準(zhǔn) 產(chǎn) 品 無 需 測 試 、 質(zhì) 量 穩(wěn) 定以 及 可 實 時 在 線 檢 驗 等 優(yōu) 點(diǎn) ， 因 此 被 廣 泛 應(yīng) 用 于 產(chǎn) 品 的 原 型 設(shè) 計 和 產(chǎn) 品 生 產(chǎn) (一 般 在10,000 件 以 下 )之 中 。 幾 乎 所 有 應(yīng) 用 門 陣 列 、 PLD 和 中 小 規(guī) 模 通 用 數(shù) 字 集 成 電 路 的 場 合均 可 應(yīng) 用 FPGA 和 CPLD 器 件 。 CPLD 與 FPGA 的比較 CPLD 與 FPGA 的特點(diǎn)FPGA 是 現(xiàn) 場 可 編 程 邏 輯 門 陣 列 的 簡 稱 ， 是 電 子 設(shè) 計 的 一 個 里 程 碑 。 CPLD 是 復(fù) 雜可 編 程 邏 輯 器 件 的 簡 稱 。 盡 管 FPGA 和 CPLD 都 是 可 編 程 ASIC 器 件 ,有 很 多 共 同 特 點(diǎn) ,但 由 于 CPLD 和 FPGA 結(jié) 構(gòu) 上 的 差 異 ,具 有 各 自 的 特 點(diǎn) 。 更 適 合 完 成 各 種 算 法 和 組 合 邏 輯 ,FPGA 更 適 合 于 完 成 時 序 邏 輯 。 換 句 話 說 ,FPGA 更 適 合 于 觸 發(fā) 器 豐 富 的 結(jié) 構(gòu) ,而 CPLD 更 適 合 于 觸 發(fā) 器 有 限 而 乘 積 項 較 多 的 結(jié) 構(gòu) 。 的 連 續(xù) 式 布 線 結(jié) 構(gòu) 決 定 了 它 的 時 序 延 遲 是 均 勻 的 和 可 預(yù) 測 的 ,而 FPGA 的 分段 式 布 線 結(jié) 構(gòu) 決 定 了 其 延 遲 的 不 可 預(yù) 測 性 。 編 程 上 FPGA 比 CPLD 具 有 更 大 的 靈 活 性 。 CPLD 通 過 修 改 具 有 固 定 內(nèi) 連 電 路 的邏 輯 功 能 來 編 程 ,FPGA 主 要 通 過 改 變 內(nèi) 部 連 線 的 布 線 來 編 程 。FPGA 可 在 邏 輯 門 下 編 程 ,而 CPLD 是 在 邏 輯 塊 下 編 程 。 的 集 成 度 比 CPLD 高 ,具 有 更 復(fù) 雜 的 布 線 結(jié) 構(gòu) 和 邏 輯 實 現(xiàn) 。 比 FPGA 使 用 起 來 更 方 便 。 CPLD 的 編 程 采 用 EEPROM 或 FASTFLASH 技 術(shù) ,無需 外 部 存 儲 器 芯 片 ,使 用 簡 單 。 而 FPGA 的 編 程 信 息 需 存 放 在 外 部 存 儲 器 上 ,使 用 方 法復(fù) 雜 。 的 速 度 比 FPGA 快 ,并 且 具 有 較 大 的 時 間 可 預(yù) 測 性 。 這 是 由 于 FPGA 是 門 級編 程 ,并 且 CLB 之 間 采 用 分 布 式 互 聯(lián) ,而 CPLD 是 邏 輯 塊 級 編 程 ,并 且 其 邏 輯 塊 之 間 的 互聯(lián) 是 集 總 式 的 。 編 程 方 式 上 ,CPLD 主 要 是 基 于 EEPROM 或 FLASH 存 儲 器 編 程 ,編 程 次 數(shù) 可 達(dá) 1萬 次 ,優(yōu) 點(diǎn) 是 系 統(tǒng) 斷 電 時 編 程 信 息 也 不 丟 失 。 CPLD 又 可 分 為 在 編 程 器 上 編 程 和 在 系 統(tǒng)編 程 兩 類 。 FPGA 大 部 分 是 基 于 SRAM 編 程 ,編 程 信 息 在 系 統(tǒng) 斷 電 時 丟 失 ,每 次 上 電 時 ,需從 器 件 外 部 將 編 程 數(shù) 據(jù) 重 新 寫 入 SRAM 中 。 其 優(yōu) 點(diǎn) 是 可 以 編 程 任 意 次 ,可 在 工 作 中 快 速編 程 ,從 而 實 現(xiàn) 板 級 和 系 統(tǒng) 級 的 動 態(tài) 配 置 。 保 密 性 好 ,FPGA 保 密 性 差 。 第 2 章 CPLD 的介紹6 般 情 況 下 ,CPLD 的 功 耗 要 比 FPGA 大 ,且 集 成 度 越 高 越 明 顯 。 CPLD 與 FPGA 的區(qū)別CPLD 主 要 是 由 可 編 程 邏 輯 宏 單 元 （ LMC， Logic Macro Cell） 圍 繞 中 心 的 可 編 程互 連 矩 陣 單 元 組 成 ， 其 中 LMC 邏 輯 結(jié) 構(gòu) 較 復(fù) 雜 ， 并 具 有 復(fù) 雜 的 I/O 單 元 互 連 結(jié) 構(gòu) ， 可由 用 戶 根 據(jù) 需 要 生 成 特 定 的 電 路 結(jié) 構(gòu) ， 完 成 一 定 的 功 能 。 由 于 CPLD 內(nèi) 部 采 用 固 定 長度 的 金 屬 線 進(jìn) 行 各 邏 輯 塊 的 互 連 ， 所 以 設(shè) 計 的 邏 輯 電 路 具 有 時 間 可 預(yù) 測 性 ， 避 免 了 分段 式 互 連 結(jié) 構(gòu) 時 序 不 完 全 預(yù) 測 的 缺 點(diǎn) 。 到 90 年 代 ， CPLD 發(fā) 展 更 為 迅 速 ， 不 僅 具 有 電擦 除 特 性 ， 而 且 出 現(xiàn) 了 邊 緣 掃 描 及 在 線 可 編 程 等 高 級 特 性 。 較 常 用 的 有 Xinlinx 公 司的 EPLD 和 Altera 公 司 的 CPLD。 FPGA 通 常 包 含 三 類 可 編 程 資 源 ： 可 編 程 邏 輯 功 能 塊 、 可 編 程 I/O 塊 和 可 編 程 互 連 ?？?編 程 邏 輯 功 能 塊 是 實 現(xiàn) 用 戶 功 能 的 基 本 單 元 ， 它 們 通 常 排 列 成 一 個 陣 列 ， 散 布 于 整個 芯 片 ； 可 編 程 I/O 塊 完 成 芯 片 上 邏 輯 與 外 部 封 裝 腳 的 接 口 ， 常 圍 繞 著 陣 列 排 列 于 芯片 四 周 ； 可 編 程 內(nèi) 部 互 連 包 括 各 種 長 度 的 連 線 線 段 和 一 些 可 編 程 連 接 開 關(guān) ， 它 們 將 各個 可 編 程 邏 輯 塊 或 I/O 塊 連 接 起 來 ， 構(gòu) 成 特 定 功 能 的 電 路 。 不 同 廠 家 生 產(chǎn) 的 FPGA 在可 編 程 邏 輯 塊 的 規(guī) 模 ， 內(nèi) 部 互 連 線 的 結(jié) 構(gòu) 和 采 用 的 可 編 程 元 件 上 存 在 較 大 的 差 異 。 較常 用 的 有 Altera、 Xinlinx 和 Actel 公 司 的 FPGA， FPGA 一 般 用 于 邏 輯 仿 真 。 電 路 設(shè)計 工 程 師 設(shè) 計 一 個 電 路 首 先 要 確 定 線 路 ， 然 后 進(jìn) 行 軟 件 模 擬 及 優(yōu) 化 ， 以 確 認(rèn) 所 設(shè) 計 電路 的 功 能 及 性 能 。 然 而 隨 著 電 路 規(guī) 模 的 不 斷 增 大 ， 工 作 頻 率 的 不 斷 提 高 ， 將 會 給 電 路引 入 許 多 分 布 參 數(shù) 的 影 響 ， 而 這 些 影 響 用 軟 件 模 擬 的 方 法 較 難 反 映 出 來 ， 所 以 有 必 要做 硬 件 仿 真 。 FPGA 就 可 以 實 現(xiàn) 硬 件 仿 真 以 做 成 模 型 機(jī) 。 將 軟 件 模 擬 后 的 線 路 經(jīng) 一 定 處理 后 下 載 到 FPGA， 就 可 容 易 地 得 到 一 個 模 型 機(jī) ， 從 該 模 型 機(jī) ， 設(shè) 計 者 就 很 直 觀 地 測 試其 邏 輯 功 能 及 性 能 指 標(biāo) 。 開發(fā)板的介紹ZRtech COREC240U 開 發(fā) 套 件 采 用 ALTERA 公 司 推 出 的 MAXII 系 列 芯 片EPM240T100C5 作 為 核 心 處 理 器 進(jìn) 行 設(shè) 計 ， MAXII 系 列 芯 片 是 目 前 市 場 上 性 價 比 最 高 的CPLD 芯 片 。 所 以 ZRtech COREC240U 開 發(fā) 套 件 采 用 了 該 系 列 的 芯 片 作 為 核 心 處 理 器 ，為 了 使 廣 大 用 戶 能 夠 用 最 低 的 門 框 掌 握 數(shù) 字 邏 輯 設(shè) 計 ， 計 算 機(jī) 組 成 原 理 ， 和FPGA/CPLD 初 步 設(shè) 計 的 思 想 與 方 法 。本 開 發(fā) 套 件 價 格 低 廉 ， 產(chǎn) 品 質(zhì) 量 高 ， 為 初 學(xué) FPGA/CPLD 設(shè) 計 的 廣 大 朋 友 們 的 首 選 。下 圖 為 所 買 的 開 發(fā) 板 的 核 心 板 的 實 物 圖 ， 從 圖 21 中 可 以 清 晰 地 看 出 ， 核 心 板 所 含 有的 配 件 ， 對 于 每 一 個 配 件 的 位 置 都 做 了 標(biāo) 記 ， 可 以 使 我 們 很 輕 松 的 找 到 配 件 的 準(zhǔn) 確 位置 ， 使 我 們 對 于 配 件 的 使 用 更 加 的 方 便 快 捷 ， 另 外 還 配 套 有 下 載 線 ， 可 以 將 我 們 編 好電子信息與電氣工程學(xué)院畢業(yè)設(shè)計說明書7的 程 序 下 載 到 核 心 板 上 ， 進(jìn) 行 程 序 的 測 試 。圖 21 核心板器件介紹該 核 心 板 由 外 部 提 供 驅(qū) 動 電 源 ， 并 提 供 了 2 排 SLOT 插 槽 用 于 連 接 外 設(shè) 板 ， 其 主 要硬 件 資 源 如 下 ：高 性 價 比 CPLD: MAXII 系 列 EPM240CT100C5， 板 載 50MHZ 有 源 晶 振 。精 心 的 去 耦 設(shè) 計 ， 采 用 大 量 去 耦 電 容 。5V 直 流 電 源 插 座紅 色 電 源 指 示 燈電 源 開 關(guān) ， 自 鎖 按 鍵用 戶 可 編 程 Led 指 示 燈用 戶 可 編 程 輕 觸 按 鍵預(yù) 留 外 部 時 鐘 接 口巧 妙 的 核 心 板 與 子 卡 設(shè) 計 方 式 ， 兩 個 外 設(shè) 板 插 槽 ， 可 以 同 時 插 接 兩 塊 外 設(shè) 板 。精 心 設(shè) 計 的 保 護(hù) 面 板 與 銅 柱 支 架 ， 美 觀 大 方 ， 又 可 以 保 護(hù) 開 發(fā) 板 。CPLD 器 件MAXII 系 列 EPM240CT100C5240LesCPLD 配 置JTAG 燒 寫 模 式時 鐘板 載 50M 有 源 晶 振電 源外 部 5V 直 流 電 源 輸 入下 圖 22 為 所 用 到 的 外 設(shè) 板 ， 圖 中 已 經(jīng) 標(biāo) 明 了 個 個 器 件 的 位 置 ， 對 于 我 們 使 用 開發(fā) 板 是 非 常 方 便 的 。第 2 章 CPLD 的介紹8圖 22 外設(shè)板器件介紹該 外 設(shè) 板 子 卡 由 核 心 板 提 供 電 源 ， 其 主 要 硬 件 資 源 如 下 ：電 源 指 示 燈采 用 高 亮 度 聚 光 貼 片 紅 色 LED 發(fā) 光 二 極 管 ， 指 示 外 設(shè) 板 是 否 加 電 工 作 。2x20 SLOT 接 插 座用 于 接 插 核 心 板 。8 位 8 段 共 陽 數(shù) 碼 管共 陽 2 組 ， 每 組