【文章內(nèi)容簡介】 9S51 單片機作為控制芯片，它的優(yōu)點有 相對于89C51,89S51 新增加很多功能，性能有了較大提升，價格基本不變，甚至比89C51 更低?！?　 ISP 在線編程功能，這個功能的優(yōu)勢在于改寫單片機存儲器內(nèi)的程序不需要把芯片從工作環(huán)境中剝離。是一個強大易用的功能?！?　 最高工作頻率為 33MHz，大家都知道 89C51 的極限工作頻率是 24M，就是說 S51 具有更高工作頻率，從而具有了更快的計算速度?！?　 具有雙工 UART 串行通道?！?　 內(nèi)部集成看門狗計時器，不再需要像 89C51 那樣外接看門狗計時器單元電路?！?　 雙數(shù)據(jù)指示器。 電源關閉標識?！?　 全新的加密算法，這使得對于 89S51 的解密變?yōu)椴豢赡埽绦虻谋Ｃ苄源蟠蠹訌?，這樣就可以有效的保護知識產(chǎn)權不被侵犯?！?　 兼容性方面：向下完全兼容 51 全部字系列產(chǎn)品。比如 80589C51 等等早期 MCS51 兼容產(chǎn)品。也就是說所有教科書、網(wǎng)絡教程上的程序 顯示器選擇方案一：選擇 LCD1602 液晶顯示器，此顯示可以顯示提示字母、設置數(shù)值、測試數(shù)值，價格較便宜。方案二：選擇 LED 七段數(shù)碼管，此方案的優(yōu)點在于可以減少系統(tǒng)的功耗，顯示程序簡單。經(jīng)比較，選擇方案二。 負載電路模塊的比較與選擇方案一：采用穩(wěn)壓電路對負載進行穩(wěn)壓并且進行過壓保護，這樣結果不能通過單片機的控制對結果進行精密控制。方案二：采用兩個電阻串聯(lián)的方式，其中一個來作為輸出的負載，另外一個小電阻作為電壓采樣電阻，負載處接一個過壓保護電路用來保護電阻不被燒壞，采樣電阻上的電壓直接送到 AT89S51 單片機的 A/D 轉(zhuǎn)換來實現(xiàn)負反饋，并且通過相關程序進行穩(wěn)壓控制。經(jīng)比較，采用方案二較合適。第三章 硬件設計 設計思路系統(tǒng)硬件的設計思想是力求結構簡單、工作可靠、適應教學要求、性能價格比高。本次設計是以單片機來控制運行狀態(tài)的數(shù)字電壓源控制系統(tǒng)。根據(jù)要求采用C 語言編制程序，通過單片機控制數(shù)字電壓源的運行。本系統(tǒng)硬件設計由單片機（AT89S51）模塊、DAC083OP0雙聯(lián)七段共陰數(shù)碼管模塊等 4 個模塊所組成。本次設計采用單片機 AT89S51 作為整機的控制單元，通過改變輸入數(shù)字量來改變輸出電壓值，從而使輸出功率管的基極電壓發(fā)生變化，間接地改變輸出電壓的大小。如果要使系統(tǒng)具備檢測實際輸出電壓值的大小，可以經(jīng)過 ADC0832 進行模數(shù)轉(zhuǎn)換，間接用單片機實時對電壓進行采樣，然后進行數(shù)據(jù)處理及顯示。采用軟件方法來解決數(shù)據(jù)的預置以及電流的步進控制，使系統(tǒng)硬件更加簡潔，各類功能易于實現(xiàn)本系統(tǒng)以直流電源為核心，利用 51 系列單片機為主控制器，通過鍵盤來設置直流電源的輸出電流，設置步進等級可達 ，并可由數(shù)碼管顯示出實際輸出電壓值和電壓設定值。利用單片機程控輸出數(shù)字信號，經(jīng)過 D/A 轉(zhuǎn)換器（DA0832）輸出模擬量，再經(jīng)過運算放大器隔離放大，控制輸出功率管的基極，隨著功率管基極電流的變化而輸出不同的電壓。 AT89S51 模塊電路由于在編程時，P0 口作為原碼輸入口，當進行校驗時，P0 輸出 原碼，此時 外部電壓必須被拉高。 端口接上拉電阻后，再與 DAC0832 的數(shù)字輸入信號口相連， 與 D0 相連、 與 D1 相連、 與 D2 相連 、 與 D3相連、 與 D4 相連、 與 D5 相連、 與 D6 相連、 相連 D7。加上上拉電阻從而使得輸出電壓為 AT89S51 的 P0 口的電壓加上上拉電阻的壓降，從而使得輸出電壓得到提高。具體連接如下圖 所示：圖 AT89S51 模塊電路 顯示模塊電路： 如下圖 所示： 圖 顯示模塊電路以上的第 0 段到第 6 段也就是對應的的 a 到 g。AT89S51 的 口與數(shù)碼管 a 端相連， 與 b 端相連， 與 c 端相連， 與 d 端相連，與 e 端相連， 與 f 端相連， 與 g 端相連，以上的連接實現(xiàn)數(shù)碼管的數(shù)行條的顯示。例如要顯示數(shù)字 2，也就是對應的 a、b、g、e 、d 的發(fā)光二極管亮。同理可以推出數(shù)字 0、9 的數(shù)字顯示。dp 端是 端相連。 ，ss2 是用來控制數(shù)碼管的位的開關，分別與 AT89S51 的 、 端口相連，通過對開關的控制實現(xiàn)數(shù)碼管對位的選擇，實現(xiàn)數(shù)碼管的位的選擇。 0P07 運算放大器電路。本次設計用到兩個 0P07 運算放大器，分別用來電流轉(zhuǎn)換電壓和電壓放大功能。 電流電壓轉(zhuǎn)換部分圖 0P07 運算放大器電流轉(zhuǎn)換電壓部分電路由上圖可知，放大器的輸入端 3 端口接 DAC0832 的模擬電流輸出端 OUT，同時 2 端口接地，6 端口與 DAC0832 的 RFB 端口相連，也就是在電路中加入了負反饋，則 6 端口的輸出值為 OUT*RFB（運算放大器的虛斷虛短原理） ，從而就實現(xiàn)了電流—電壓的轉(zhuǎn)換。但是由上面的得到的電壓值往往很小，不符合本電路的電壓數(shù)值的要求，因此我們必須再次引入一個 0P07 運算放大器用來實現(xiàn)電壓的放大，從而得到我們所需要的電壓。如下圖 所示：圖 運算放大器由圖我們可以看到，最右邊的 1 和 2 為輸出端，用來檢測實際電壓，我們暫時忽略它。放大器的 3 端接 圖的 6 端， ，運放的同向端 2 接地=0V，反向端和同向端虛短，所以也是 0V，反向輸入端輸入電阻很高，虛斷，幾乎沒有電流注入和流出，那么 R2 和 R3 相當于是串聯(lián)的，流過一個串聯(lián)電路中的每一只組件的電流是相同的，即流過 R2 的電流和流過 R3 的電流是相同的。流過 R2 的電流I1 = (Vi V)/R2 式（31）流過 R3 的電流I2 = (V Vout)/R3 式（32） V = V+ = 0 式（33） I1 = I2 式（34）求解上面的代數(shù)方程得Vout = (R3/R2)*Vi 式（35）這就是反向放大器的輸入輸出關系式了 數(shù)模轉(zhuǎn)換部分：選取 DAC0832 作為模數(shù)轉(zhuǎn)換芯片，DAC0832 是采用 CMOS 工藝制成的單片直流輸出型 8 位數(shù)/模轉(zhuǎn)換器。DAC 數(shù)模轉(zhuǎn)換原理：如下圖 所示： 圖 DAC0832 內(nèi)部結構圖從圖 中我們可以看到 DAC0832 是由倒 T 型 R2R 電阻網(wǎng)路、模擬開關、運算放大器和參考電壓 VREF 四大部分組成。從電路圖中我們可知運算放大器的輸出模擬量 V0 為： 式（36）)22(20 01 ??????????DDRfVrev nnn從上式中，我們可以看到輸出的模擬量與輸入的數(shù)字量成正比，這也就實現(xiàn)了數(shù)字量到模擬量的轉(zhuǎn))( 021?????Dnn換。 一個 8 位 D/A 轉(zhuǎn)換器有 8 個輸入端（其中每個輸入端是 8 位二進制的一位） ，有一個模擬輸出端。輸入可有 28=256 個不同的二進制組態(tài)，輸出為 256 個電壓之一，即輸出電壓不是整個電壓范圍內(nèi)任意值，而只能是 256 個可能值。 AT89S51 單片機主要特性及引腳功能介紹 AT89S51 具有如下特點：40 個引腳，4kBytesFlash 片內(nèi)程序存儲器，128bytes 的隨機存取數(shù)據(jù)存儲器（RAM） ，32 個外部雙向輸入 /輸出（I/O）口，5個中斷優(yōu)先級 2 層中斷嵌套中斷，2 個 16 位可編程定時計數(shù)器,2 個全雙工串行通信口，看門狗（WDT）電路，片內(nèi)時鐘振蕩器。此外，AT89S51 設計和配置了振蕩頻率可為 0Hz 并可通過軟件設置省電模式?？臻e模式下，CPU 暫停工作，而RAM 定時計數(shù)器，串行口，外中斷系統(tǒng)可繼續(xù)工作，掉電模式凍結振蕩器而保存 RAM 的數(shù)據(jù)，停止芯片其它功能直至外中斷激活或硬件復位。同時該芯片還具有 PDIP、 TQFP 和 PLCC 等三種封裝形式，以適應不同產(chǎn)品的需求。其特點有：1. 8031CPU 與 MCS51 兼容2. 4K 字節(jié)可編程 FLASH 存儲器(壽命：1000 寫/擦循環(huán))3. 全靜態(tài)工作：0Hz24KHz4. 三級程序存儲器保密鎖定5. 128*8 位內(nèi)部 RAM6. 32 條可編程 I/O 線7. 兩個 16 位定時器/計數(shù)器8. 6 個中斷源9. 可編程串行通道10. 低功耗的閑置和掉電模式11. 片內(nèi)振蕩器和時鐘電路AT89S51 單片機 管腳說明：VCC：供電電壓；GND：接地；P0 口：P0 口為一個 8 位漏級開路雙向 I/O 口，每腳可吸收 8TTL 門電流。當P1 口的管腳第一次寫 1 時，被定義為高阻輸入。 P0 能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù)/地址的第八位。在 FIASH 編程時，P0 口作為原碼輸入口，當 FIASH 進行校驗時， P0 輸出原碼，此時 P0 外部必須被拉高；P1 口：P1 口是一個內(nèi)部提供上拉電阻的 8 位雙向 I/O 口，P1 口緩沖器能接收輸出 4TTL 門電流。P1 口管腳寫入 1 后，被內(nèi)部上拉為高，可用作輸入，P1口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部上拉的緣故。在 FLASH編程和校驗時，P1 口作為第八位地址接收；P2 口：P2 口為一個內(nèi)部上拉電阻的 8 位雙向 I/O 口，P2 口緩沖器可接收，輸出 4 個 TTL 門電流，當 P2 口被寫“1”時，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時，P2 口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。P2 口當用于外部程序存儲器或 16 位地址外部數(shù)據(jù)存儲器進行存取時，P2 口輸出地址的高八位。在給出地址“1” 時，它利用內(nèi)部上拉優(yōu)勢，當對外部八位地址數(shù)據(jù)存儲器進行讀寫時，P2 口輸出其特殊功能寄存器的內(nèi)容。P2口在 FLASH 編程和校驗時接收高八位地址信號和控制信號；P3 口：P3 口管腳是 8 個帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4 個 TTL門電流。當 P3 口寫入“1 ”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平，P3 口將輸出電流（ILL ）這是由于上拉的緣故。（串行輸入口）（串行輸出口） （外部中斷 0）（外部中斷 1）（記時器 0 外部輸入）（記時器 1 外部輸入）（外部數(shù)據(jù)存儲器寫選通）（外部數(shù)據(jù)存儲器讀選通）P3口同時為閃爍編程和編程校驗接收一些控制信號；I/O 口作為輸入口時有兩種工作方式即所謂的讀端口與讀引腳讀端口時實際上并不從外部讀入數(shù)據(jù)而是把端口鎖存器的內(nèi)容讀入到