【文章內容簡介】 DS1302時鐘芯片包括實時時鐘/日歷和31字節(jié)的靜態(tài)RAM。它經過一個簡單的串行接口與微處理器通信。實時時鐘/日歷提供秒、分、時、日、周、月和年等信息。對于小于31天的月和月末的日期自動進行調整，還包括閏年校正的功能。時鐘的運行可以采用24h或帶AM（上午）/PM（下午）的12h格式。采用三線接口與CPU 進行同步通信，并可采用突發(fā)方式一次傳送多個字節(jié)的時鐘信號或RAM數據。DS1302有主電源/后備電源雙電源引腳：Vcc1在單電源與電池供電的系統(tǒng)中提供電源，并提供低功率的電池備份；Vcc2在雙電源系統(tǒng)中提供主電源，在這種運用方式中Vcc1連接到備份電，以便在沒有主電源的情況下能保存時間信息以及數據。DS1302由Vcc1或Vcc2中較大者供電。當Vcc2大于Vcc1＋，Vcc2給DS1302供電；當Vcc2小于Vcc1時，DS1302由Vcc1供電。3．3．2 DS1302的數據操作原理DS1302在任何數據傳送時必須先初始化，把RST腳置為高電平，然后把8位地址和命令字裝入移位寄存器，數據在SCLK的上升沿被輸出。無論是讀周期還是寫周期，開始8位指定40存器中哪個將被訪問到。在開始8個時鐘周期，把命令字節(jié)裝入移位寄存器之后，另外的始終周期在讀操作時輸出數據，在寫操作時寫入數據。時鐘脈沖的個數在單字節(jié)方式下為8加8，在多字節(jié)方式下為8加字節(jié)數，最大可達248字數。如果在傳送過程中置RST腳為低電平，則會中止本次數據傳送，并且I/O引腳變?yōu)楦咦钁B(tài)。上電運行時，在Vcc≧ ，RST腳必須保持低電平。只有在SCLK為低電平時，才能將RST置為高電平。DS1302的引腳及內部結構圖如圖3—3所示，表3—2為各引腳的功能。圖3—3 DS1302引腳圖及內部結構 圖3—4 DS1302的控制字DS1302的控制字如圖3—4所示。控制字節(jié)的最高有效位（位7）必須是邏輯1；如果它為0。則不能把數據寫入到DS1302中。位6如果為0。則表示存取日歷時鐘數據；為1表示存取RAM數據。位5～1（A4～A0）指示操作單元的地址。最低有效位（位0）如為0，表示要進行寫操作；為1表示進行讀操作。控制字節(jié)總是從最低位開始輸入/輸出。為了提高對32個地址的尋址能力（地址/命令位1～5 = 邏輯1），可以把時鐘/日歷或RAM寄存器規(guī)定為多字節(jié)（burst）方式。位6規(guī)定時鐘或RAM，而位0規(guī)定讀或寫。在時鐘/日歷寄存器中的地址9～31或RAM寄存器中的地址31不能存儲數據。在多字節(jié)方式中，讀或寫從地址0的位0開始。必須按數據傳送的次序寫最先的8個寄存器。但是，當以多字節(jié)方式寫RAM時，為了傳送數據不必寫所有31字節(jié)，不管是否寫了全部31字節(jié)，所寫的每一字都將傳送至RAM。引腳號引腳名稱功能1Vcc2主電源2，3X1，X2震蕩源，4GND地線5RST復位/片選線6I/O串行數據輸入/輸出端（雙向）7SCLK串行數據輸入端8Vcc1后備電源表3—2 DS1302引腳功能 圖3—5 DS1302數據讀/寫時序DS1302共有12個寄存器，其中有7個寄存器與日歷、時鐘相關，存放的數據位為BCD碼形式。其日歷、時間寄存器及其控制字見表3—3，其中奇數為讀操作，偶數為寫操作。時鐘暫停：秒寄存器的位7定義位時鐘暫停位。當它為1時，DS1302停止振蕩，進入低功耗的備份方式。通常在對DS1302進行寫操作時（如進入時鐘調整程序），停止振蕩。當它為0時，時鐘將開始啟動。AMPM/1224[小]時方式：[小]時寄存器的位7定義為12或24[小]時方式選擇位。它為高電平時，選擇12[小]時方式。在此方式下，位5是AM/PM位，此位是高電平時表示PM，低電平表示AM。在24[小]時方式下，位5為第二個10[小]時位（20～23h）。寄存器名命令字節(jié)取值范圍寄存器內容寫讀76543210秒寄存器80H81H00～59CH10sSEC分寄存器82H83H00～59010minMIN[小]時寄存器84H85H00～23或01～1212/24010A/PHRHR日期寄存器86H87H01～28，29，30，310010DATEDATE月份寄存器88H89H01～1200010MMONTH周寄存器8AH8BH01～0700000DAY年寄存器8CH8DH00～9910YEARYEAR表3—3 內部寄存器地址和內容 ，電容推薦值為6pF，因為振蕩頻率較低，也可以不接電容，對記時精度影響不大。3．4 74LS164八位移位寄存器3．4．1 74LS164簡介74LS164是一個8位移位寄存器，起其主要電特性的典型值如下：型號fmPn54/7416436MHz185mW54/74LS16436MHz80mW當清除（CLEAR）為低電平時，輸出端（QA～QH）均為低電平。串行數據輸入端（A，B）可控制數據。當A、B任意一個為低電平，則禁止新數據輸入，在時鐘端（CLOCK）脈沖上升沿作用下Q0為低電平。當A、B有一個為高電平，則另一個就允許輸入數據，并在CLOCK上升沿作用下決定Q0的狀態(tài)。各引出端符號，其管腳圖如圖3—6：CLOCK（時鐘輸入端） CLEAR（同步清楚輸入端、低電平有效）A，B（串行數據輸入端） QA～QH(輸出端) 圖3—6 74LS164管腳圖3．4．2 74LS164邏輯介紹（1）極限值： 電源電壓7V 儲存溫度（ －65～150176。C） 工作環(huán)境溫度：54164（－55～125176。C） 74164（－0～70176。C）（2）真值表如表3—4：操作模式輸入輸出復位MRABQ0Q1～Q7移位LLQ0～Q6HLLLQ0～Q6HLHLQ0～Q6HHLLQ0～Q6HHHHQ0～Q6表3—4 74LS164特性表 H — 高電平 L — 低電平 — 任意電平（3）時序圖如圖3—7：圖3—7 74LS164時序圖第四章 線路設計部分根據本課題的要求：數字鐘要顯示現在的日歷時間包括年、月、日、星期、時、分、秒和是否為閏年。所以，需要選用19個共陽極數碼管，且選用3片74LS164。數碼管要通過74LS164送顯，所以19個數碼管必須排成3排。設計思想：按照系統(tǒng)設計功能的要求，初步確定設計系統(tǒng)由電源轉換模塊、主控制模塊、時鐘模塊、顯示模