【文章內容簡介】 .....14結論…………………………………………………………………… 15致謝……………………………………………………………………..16參考文獻………………………………………………………………..17附錄1…………………………………………………………………… 18附錄2…………………………………………………………………… 19附錄2…………………………………………………………………… 21第1章 緒論隨著電子技術的發(fā)展，普通的電子時鐘已經不能滿足大家的需求。因此為了滿足大家讓大家的生活更加方便我們設計了多功能電子時鐘，該時鐘具有以二十四時制計時、整點報時、顯示環(huán)境溫度溫度和年月日顯示等功能。系統(tǒng)以AT90S8535機單片機作為核心控制器件，外圍主要有實時時鐘芯片DS1307,溫度傳感器DS1820等，均為串行通訊器件，使得系統(tǒng)線路簡單可靠性高。系統(tǒng)結構框圖如圖11 所示。溫度傳感器通訊日歷芯片通訊鍵盤輸入單 片 機液晶顯示鬧鈴輸出圖11電子鐘系統(tǒng)原理框圖系統(tǒng)以AT90S8535機單片機作為核心控制器件，要求我們掌握電路最基本的知識，熟悉以前學過的模擬電路，數(shù)字電路，信號與系統(tǒng)等各種知識。對今后的設計和學習有這重要的鋪墊。隨著電子技術的不斷發(fā)展和生活質量提高,各種電子產品不斷更新?lián)Q代,本設計以電子技術為核心,針對自己所學的知識在老師的指導下進行實踐設計。電子鐘是我們生活所必不可少的,所以該設計貼近生活。第2章 EDA 開發(fā)工具軟件 Protel DXP Protel DXP 基本概述Protel 軟件系統(tǒng)是一套建立在IBM兼容PC環(huán)境下的CAD電路集成設計系統(tǒng)，它是世界上第一套將EDA環(huán)境引入到Windows環(huán)境的EDA開發(fā)工具，具有高度的集成性和可擴展性。 Protel DXP 基本特點（1）Protel DXP包含電路原理圖設計、電路原理圖仿真測試、印制電路板設計、自動布線器和FPGA/CPLD設計，覆蓋了以PCB為核心的整個物理設計。（2）Protel DXP提供了進行層次原理圖設計的環(huán)境，支持“自上而下”和“自下而上”的層次電路設計，能夠完成更加大型、更為復雜的電路設計。（3）Protel DXP提供了豐富的元件原理圖庫和PCB封裝庫，并且?guī)斓墓芾砗途庉嫻δ芨油晟?，操作更加簡便。?）Protel DXP提供了元件集成庫的概念。（5）Protel DXP提供了電路原理圖的混合仿真功能。（6）Protel DXP提供豐富的設計檢查功能。 Multisim Multisim介紹 Multisim是加拿大交換圖像技術有限公司(INTERACTIVE IMAGE TECHNOLOGIES Ltd ) 在20世紀90年代初推出的（Electronics Work Bench)(簡稱EWB)后續(xù)版本，中文又稱電子工程師仿真工作室。Multisim是一個完整的設計工具系統(tǒng)，提供了一個非常大的元件數(shù)據(jù)庫，并提供原理圖輸入接口、全部的數(shù)模Spice仿真功能、VHDL/Verilog設計接口與仿真功能、FPGA/CPLD綜合、RF設計能力和后處理功能，還可以進行從原理圖到PCB布線工具包（如：Electronics Worbench 的Ultiboard）的無縫隙數(shù)據(jù)傳輸，界面直觀，操作方便。創(chuàng)建電路模型、選用元器件和測量儀器均可直接點擊鼠標從屏幕圖標中選取。 Multisim特點(1)具有集成化、一體化的設計環(huán)境，在設計環(huán)境中可以完成原理圖輸入、數(shù)模混合仿真以及波形圖顯示等工作。(2)具有專業(yè)的原理圖輸入工具。(3)具有真實的仿真平臺。(4)具有強大的分析工具。(5)Multisim具有完整、精確的元件模型。(6)靈活的仿真電路故障設置，顯示多種故障電路工作狀態(tài)。 QuartusII簡介QuartusII是ALTERA公司制作的電子行業(yè)開發(fā)軟件，該軟件是業(yè)界第一款具有開發(fā)FPGA和類似ASIC低價位的掩膜編程器件的設計流程。使用Quartus II設計軟件，系統(tǒng)設計者能夠直接針對HardCopy掩模器件進行設計，能夠預測和驗證器件的性能，其性能比同等的FPGA平均快50%。 Quartus II設計軟件的功能和特點：第一款從FPGA至掩膜器件的完整設計工具新版軟件現(xiàn)在可以在FPGA開發(fā)的初期就提供HardCopy掩膜器件的設計性能參數(shù)。設計者現(xiàn)在能夠在實現(xiàn)最終掩膜。PLD器件之前，獲得Hard Copy器件的fMAX性能、功耗、邏輯單元布局，I/O分配。Hardcopy規(guī)測檢查器將對原始設計進行檢查和校驗，確保設計符合工業(yè)標準設計規(guī)則，避免轉換出錯。Hardcopy文件向導將自動收集相關文件信息，交付ALTERA Hardcopy設計中心。（Hardcopy掩膜是FPGA批量產時的一種低成本解決方案，它將FPGA程序固化，同時電氣特性和封裝保持不變，用戶可以不改動PCB，將FPGA直接pinto－pin升級為Hardcopy掩膜芯片，同時大大降低成本）。前期I/O分配和驗證設計軟件可以在設計文件完成之前進行I/O分配和驗證。設計者不需要重新編譯設計來檢查I/O分配的有效性。 采用新的分配特性，如可多選信號和一次改變一組信號的屬性，設計者更容易建立和管理管腳的分配芯片編輯器 （Chip Edit）新的芯片編輯器允許設計者在完成布局布線之后查看Altera器件的內部詳細結構，增量編輯邏輯單元（LE）和I/O單元的配置和鎖相環(huán)參數(shù)。幾分鐘內，就可以在器件中實現(xiàn)這些改變，并保持設計其它部分的時間特性，而不必重新編譯整個設計。增量編譯少量修改VHDL或Verilog HDL源文件，用Quartus II軟件或第三方綜合軟件進行邏輯綜合之后，新的增量布線特性可以在布局布線過程中把邏輯布局限制在新的或改變的邏輯中。這種功能把編譯效率實際平均提高了40%，不會影響以前設計優(yōu)化區(qū)域的布局和時序。集成SOPC Builder現(xiàn)在Quartus II設計軟件將缺省安裝SOPC Builder，自動添加、參數(shù)化和鏈接IP核，包括嵌入處理器、協(xié)處理器、外設和用戶定義邏輯。設計流程可獨立可執(zhí)行Quartus II軟件是全新的體系，設計流程的主要階段都可獨立可執(zhí)行，這些階段包括綜合/映射、裝配、設計規(guī)則檢查、時間分析和器件編程。這些可執(zhí)行階段接受簡單的命令行參數(shù)，易于編寫腳本或從MakeFile運行，自動啟動專門的設計流程。設計流程可獨立可執(zhí)行Quartus II軟件是全新的體系，要求我們熟悉以上幾種軟件的知識，包括EDA，MATLAB等多種設計，都需要以上幾種軟件的學習和掌握。所以需要我們更加努力的學習。掌握到熟練的運用幾種軟件來進行學習，設計。 第3章 時鐘系統(tǒng)的設計： 為了實現(xiàn)在設計方案中所提到的幾種功能，我們將整個系統(tǒng)共設計了六個模塊,分別為：單片機主控制塊、實時時鐘日歷、溫度傳感模塊、鬧鈴模塊、鍵盤模