數字時鐘的畢業(yè)設計(編輯修改稿)
2025-07-14 06:38 本頁面
【文章內容簡介】 長的字，此時低級位的F A＞B ，F A＝B ，F A＜B 連接到高位級相應的輸入A ＞B、A ＝B、A＜B，并使低位級的A＝B為高電平。引出端符號：B0－B 3 字B輸入端A0－A 3 字A輸入端A＞B A＞B 級聯輸入端A＝B A＝B 級聯輸入端A＜B A＜B 級聯輸入端FA＝B A等于B輸出端FA＞B A大于B輸出端FA＜B A小于B輸出端安徽工業(yè)大學工商學院6 六十進制計數器對于 74LS160 計數，如圖所示，分、秒計數電路由 U3 和 U4 倆部分組成。當時十位 U4 計數為 5，U3 計數為 5 時，兩片 74LS160，再加上一片 74LS13,從而構成 60 進制計數。六十進制計數器安徽工業(yè)大學工商學院7 二十四進制計數器時計時電路與分、秒計時電路相比，首先就是觸發(fā)信號來源于分計時電路的進位，其計時范圍為023。故在前面的基礎上只需修改及時范圍即可。如圖所示，時計數電路由 U3 和 U4 倆部分組成。當時個位 U4 計數為 4，U3 計數為 2 時，兩片 74LS160復零,從而構成 24 進制計數。 秒計時電路的設計秒計時電路計數周期為60s，觸發(fā)信號由秒脈沖信號發(fā)生器提供，當計數值二十四進制計數器安徽工業(yè)大學工商學院8為59時，下一次觸發(fā)信號輸入時，向前進位并對計數值清零同時開始進入下一個計數周期。 分計時電路的設計在數字電子時鐘中，分計時時鐘與秒計時時鐘周期都為60s，當觸發(fā)信號輸入時，計數器計數1，累計到59后，下一秒開始清零并向前進位，不同的是秒計時觸發(fā)信號由555多諧振蕩器產生，而時計時電路觸發(fā)信號由前面的秒計時電路產生的進位獲得，所以時計時電路電路設計原理圖如下：秒計時電路安徽工業(yè)大學工商學院9 時計時電路的設計 在數字電子時鐘中，時計時時鐘周期都為24h，當觸發(fā)信號輸入時，計數器計數1，累計到23后，下一秒開始清零并向前進位，當計數值達到23時，下一個觸發(fā)信號輸入時，計數器清零同時開始進入下一個計數周期。時計時電路電路設計原理圖如下分計時電路安徽工業(yè)大學工商學院10 數字時鐘電路設計數字時鐘系統的組成利用上面的六十進制和二十四進制遞增計數器子電路構成的數字鐘系統如圖所示24 進制計數器電路圖安徽工業(yè)大學工商學院1124 進制數字時鐘電路圖安徽工業(yè)大學工商學院12以上電路可完成計時周期為 24h，可以準確計時，具有“時” （0023） “分”（0059） “秒” （0059）數字顯示。 校時電路:數字鐘應具有分校正和時校正功能，因此，應截斷分個位和時個位的直接計數通路，并采用正常計時信號與校正信號可以隨時切換的電路接入其中。校正信號可直接取自信號發(fā)生器產生的信號；輸出端則與分或時個位計時輸入端相連。當開關打到一端時，正常輸入信號可以順利通過，故校時電路處于正常計時狀態(tài)；當開關打到一端時，信號產生校時電路處于校時狀態(tài)。校時電路采用開關控制時、分、秒計數器的時鐘信號為校時脈沖以完成校時。如圖，當開關 A,B 閉合，C,D 斷開時，電路進行正常的計時工作；當開關A,B 斷開，C,D 閉合時，就可以自動進行校時。當然也可以手動校準時間，這是需要不斷地閉合、斷開開關，每次只改變一個數。其中 C 是校時開關,D 是較分開關，開關 E 用來控制秒得校準，斷開時，秒顯示為 0。考慮到開關電路中到 59 秒及開始向前進位，故添加反向器，從而實現開關校時電路將開關校時加入到時鐘電路中，時鐘出現誤差時，需校準。當數字鐘接通電源或者計時出現誤差時，需要校正時間。校時是數字鐘應具備的基本功能。對校時電路的要求是，在小時校正時不影響分和秒的正常計數；在分校正時不影響秒和小時的正常計數。校時方式有快校時和慢校時兩種，快校時是，通過開關校時電路手動校時開關校時電路安徽工業(yè)大學工商學院13開關控制，使計數器對 1Hz 的校時脈沖計數。慢校時是用手動產生單脈沖作校時脈沖下圖所示為校時電路和校分電路。其中 S1是校分用的控制開關，S 2為校時用的控制開關，它們的控制功能下表所示。校時脈沖采用分頻器輸出的 1Hz脈沖，當 S1或 S2分別為 0 時可進行快校時。如果校時脈沖由單脈沖產生器提供，則可以進行慢校時。 [2] 仿真軟件校時的具體設計方法是：用一個單刀雙擲開關切換計數功能與校時功能，另一端接計數器的脈沖輸入端，開關置于函數發(fā)生器這一端便可以校時，置于計數器的進位端便是計時。不校正時間時開關都應打在與非門的那一端。 整點報時:電
環(huán)評公示相關推薦
鄂ICP備17016276號-1