【文章內(nèi)容簡介】 小離散光的影響，且體積小結(jié)構(gòu)緊湊。 9 控制模塊 方案 1： 采用 FPJA 作為控制器。 FPGA 可以實現(xiàn)各種復(fù)雜的邏輯功能、規(guī)模大、密度高、體積 小、穩(wěn)定性高、 I/O 資源豐富、易于進行功能擴展。采用并行的輸入輸出方式，提高了系統(tǒng)的處理速度，適合作為大規(guī)?？刂葡到y(tǒng)的控制核心。 方案 2： 采用 AT89S52 作為控制器 。 圖 22 控制電路 10 顯示模塊 方案 1： 采用 12864 液晶作為顯示器。此液晶既能顯示漢字、字母和數(shù)字，又能顯示簡單的圖片，功能強大。 圖 23 12846 硬件原理圖 11 第 三 章 紅外感應(yīng)烘手器的 設(shè)計內(nèi)容 熱風電路的設(shè)計 方案 1：電吹風的電動機用直流電源供電，電熱絲用交 流電源供電。優(yōu)點是直流電動機運轉(zhuǎn)平穩(wěn)，便宜，缺點是用兩種電源后，電路較為復(fù)雜。 方案 2：電吹風和電熱絲并聯(lián)應(yīng)用交流電源，優(yōu)點是電路簡單。 考慮技術(shù)原因，我們采用方案二。將熱風電阻用 220V 的交流電流直接驅(qū)動。熱風電路主要有兩部分組成，即風熱部分和吹風部分。將兩部分并接到交流電源，在 220V 電壓下即可同時工作。 圖 3 風扇及加熱電路 12 芯片介紹 AT89S52 圖 31 AT89S52 引腳圖 引腳如圖 31 所示。 引腳功能說明： （ 1）輸入 /輸出引腳（ I/O 口線） ～ :P0 口 8 位雙向 I/O 口，占 39～ 32 腳； ～ :P1 口 8 位準雙向 I/O 口，占 1～ 8 腳； ～ :P2 口 8 位準雙向 I/O 口，占 21～ 28 腳； ～ :P3 口 8 位準雙向 I/O 口，占 10～ 17 腳； （ 2）控制口線 PSEN(29 腳 )：外部程序存儲器讀選通信號。 ALE/PROG(30 腳 )：地址鎖存允許 /編程信號。 EA/VPP(31 腳 )：外部程序存儲器地址允許 /固化編程電壓輸入端。 RST/VPD(9 腳 )： RST 是復(fù)位信號輸入端 ,VPD 是備用電源輸入端。 （ 3）電源及其它 13 Vcc(40 腳 )：電源端 +5V。 GND(20 腳 )：接地端。 XTALl、 XTAL2(19～ 18 腳 )：時鐘電路引腳。當使用內(nèi)部時鐘時，這兩個引腳端外接石英晶體和微調(diào)電容。當使用外部時鐘時，用于外接外部時鐘源。 P0 口： P0 口為一個 8 位漏級開路雙向 I/O 口，每腳可吸收 8TTL 門電流。當 P1 口的管腳第一次寫 1 時，被定義為高阻輸入。 P0 能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù) /地址的第八位。在 FIASH 編程時， P0 口作為原碼輸入口，當 FIASH 進行校驗時， P0輸出原碼，此時 P0 外部必須被拉高。 P1 口： P1 口是一個內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出 4TTL門電流。 P1 口管腳寫入 1 后，被內(nèi)部上拉為高，可用作輸入， P1 口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部上拉的緣故。在 FLASH 編程 和校驗時， P1 口作為第八位地址接收。 P2 口： P2 口為一個內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出 4 個TTL 門電流，當 P2 口被寫 “1” 時，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時， P2 口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。 P2 口當用于外部程序存儲器或 16 位地址外部數(shù)據(jù)存儲器進行存取時， P2 口輸出地址的高八位。在給出地址 “1” 時，它利用內(nèi)部上拉優(yōu)勢，當對外部八位地址數(shù)據(jù)存儲器進行讀寫時， P2 口輸出其特殊功能寄存器的內(nèi)容。 P2 口在 FLASH 編程和校驗時接收高八位 地址信號和控制信號。 P3 口： P3 口管腳是 8 個帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4 個 TTL 門電流。當 P3 口寫入 “1” 后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3 口將輸出電流這是由于上拉的緣故。 P3 口也可作為 AT89C51 的一些特殊功能口，如 圖 32。 圖 32 P3 特殊功能口 P3 引腳 兼用功能 串行通訊輸入（ RXD） 串行通訊輸出（ TXD） 外部中斷 0（ INT0 外部中斷 1（ INT1 14 定時器 0 輸入 (T0) 定時器 1 輸入 (T1) 外部數(shù)據(jù)存儲器寫選通 WR 外部數(shù)據(jù)存儲器寫選通 RD AT89S52 的基本電路 （ 1）復(fù)位電路 在振蕩器運行時，有兩個機器周期（ 24 個振蕩周期）以上的高電平出現(xiàn)在此引腳時，將使單片機復(fù)位，只要這個腳保持高電平， 51 芯片便循環(huán)復(fù)位。復(fù)位后 P0－ P3 口均置 1引腳表現(xiàn)為高電平，程序計數(shù)器和特殊功能寄存器 SFR 全部清零。當復(fù)位腳由高電平變?yōu)榈碗娖綍r，芯片為 ROM 的 0000H 處開始運行程序。常用的復(fù)位電路如圖 342 所示。 ALE/PROG：當訪問外部存 儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時， ALE 端以不變的 圖 33 復(fù)位電路 頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當用作外部數(shù)據(jù)存儲器時，將跳過一個 ALE 脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。此時， ALE 只有在執(zhí)行 MOVX， MOVC 指令是 ALE 才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無效。 PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機器周期兩次 PSEN 有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的 PSEN 信號將不出現(xiàn)。 15 EA\VPP：當 EA 保持低電平時，則在此期間外部程序存儲器（ 0000HFFFFH），不管是否有內(nèi)部程序存儲器。注意加密方式 1 時， EA 將內(nèi)部鎖定為 RESET；當 EA 端保 持高電平時，此間內(nèi)部程序存儲器。在 FLASH 編程期間，此引腳也用于施加 12V 編程電源（ VPP）。 XTAL1：反向振蕩放大器的輸入及內(nèi)部時鐘工作電路的輸入。 XTAL2：來自反向振蕩器的輸出 。 （ 2）晶振方式 圖 34 晶振電路 Pin19:時鐘 XTAL1 腳， Pin18:時鐘 XTAL2 腳 ： XTAL1 是片內(nèi)振蕩器的 反相放大器輸入端， XTAL2 則是輸出端，使用外部振蕩器時，外部振蕩信號應(yīng)直接加到 XTAL1，而 XTAL2 懸空。內(nèi)部方式時，時鐘發(fā)生器對振蕩脈沖二分頻，如晶振為 12MHz，時鐘頻率就為 6MHz。晶振的頻率可以在 1MHz24MHz 內(nèi)選擇。電容取30PF 左右。 如圖 34. 型號同樣為 AT89C51 的芯片，在其后面還有頻率編號，有12,16,20,24MHz 可選。 LM324 LM324 是四運放集成電路，它采用 14 腳雙列直插塑料封裝，外形如圖 35 所示。它內(nèi)部包含四組形式完全相同的運算 放大器，除電源共用外，四組運放相互獨立。 11 腳接負電源， 4 腳接正電源。 16 圖 35 LM324 電路符號和管腳圖 74LS245 74LS245 為緩沖器，它采用 14 腳雙列直插塑料封裝，外形如圖 36 所示 。 圖 36 74LS245 管腳圖 7406 7406 為 OC 門，它內(nèi)部包含 6 個完全相同的非門，功能外形如圖 37 所示。 17 圖 37 7406 功能與管腳圖 (SSR) 固態(tài)繼電器管腳 (SSR) 俯視圖如圖 38 所示 。