共源級放大器的電路設(shè)計及版圖實現(xiàn)(編輯修改稿)
2025-07-13 03:07 本頁面
【文章內(nèi)容簡介】 小。因此設(shè)計出性能較高、功耗低、并能實際可靠地工作的版圖相當(dāng)重要。大規(guī)模 IC 制造技術(shù)、IC 版圖設(shè)計技術(shù)、ASIC 測試和封裝技術(shù)、FPGA/CPLD 編程下載技術(shù)及自動測試技術(shù)等在硬件實現(xiàn)方面融合了 EDA[1]技術(shù)；在計算機輔助工程方面融合了計算機輔助設(shè)計(CAD)、計算機輔助制造(CAM)、計算機輔助測試(CAT) 和計算機輔助工程(CAE) 技術(shù)以及多種計算機語言的設(shè)計概念。隨著集成電路發(fā)展的要求，集成電路 EDA[2]，準(zhǔn)確地說是整個電子設(shè)計自動化必須要有大的發(fā)展。EDA 的優(yōu)點在于不是對單個單元的優(yōu)化，而是對于全局的優(yōu)化，從總體出發(fā)，保證其形狀和尺寸最適于總的布局，是引線占的面積盡可能的小。EDA 的重要性在于使設(shè)計便于處理，具有處理高度復(fù)雜電路而不出錯的能力。集成電路的的飛速發(fā)展不僅給人們的生活帶來了便捷，同時在軍事，醫(yī)學(xué)，科技等各方面發(fā)揮著巨大的作用。隨著科技的不斷進(jìn)步，對集成電路的要求也在越來越高，設(shè)計出面積小、功耗低、成本低、性能良好的集成電路越發(fā)的重要。在現(xiàn)代科技中，計算機輔助設(shè)計的科學(xué)技術(shù)得以飛速發(fā)展。所以 EDA 技術(shù)是一門綜合性學(xué)科，滲透于各個學(xué)科之中，EDA 技術(shù)是電子設(shè)計與應(yīng)用的發(fā)展方向。共源級放大器的電路設(shè)計及版圖實現(xiàn)21 Tanner Tools 軟件簡介由 Tanner Research 公司基于 Windows 平臺開發(fā)的 Tanner Tools 設(shè)計軟件用于集成電路的設(shè)計 [3]，從電路設(shè)計、分析模擬到電路布局一一俱全。其中國內(nèi)廣泛應(yīng)用的 LEdit 版圖編輯器，知名度很高。由 Tanner EDA[4]軟件公司所出品的 LEdit Pro 是一個 IC 設(shè)計及驗證的高性能軟件系統(tǒng)模塊，具有效率高，交互式等特點，從 IC 設(shè)計到輸出，以及最后的加工服務(wù)完善且強大的功能，完全可以和百萬美元級的 IC 設(shè)計軟件媲美。LEdit Pro 包含 IC 設(shè)計編輯器(Layout Editor)、自動布線系統(tǒng) (Standard Cell Place amp。 Route)、線上設(shè)計規(guī)則檢查器（DRC） 、組件特性提取器（Device Extractor） 、設(shè)計布局與電路 list 的比較器(LVS) 、CMOS Library、Marco Library，這些模塊組成了設(shè)計與驗證的完整IC 解決方案。LEdit Pro 快速、易用、精確的設(shè)計系統(tǒng)工具為每個 IC 設(shè)計者及生產(chǎn)商提供了完善豐富的功能。通過這款軟件可完成 IC 的設(shè)計、版圖編輯、自動布局布線、波形仿真和模擬驗證等一系列的功能；它的編輯功能全面、電路圖處理快速和模擬仿真及波形功能較好。主要解決電路圖的電路設(shè)計，版圖規(guī)劃及它們相應(yīng)的模擬仿真驗證等問題。 Tanner Tools 軟件的組成Tanner Tools 工具包括 SEdit、TSpice 、WEdit、LEdit 與 LVS 五個相關(guān)軟件。它們的主要實現(xiàn)功能如下：（1）SEdit：SEdit 主要功能是編輯電路圖，每個電路圖都有電路圖和符號圖兩種模式。Tanner EDA 格式的電路圖具有等級結(jié)構(gòu)電路圖，由不同等級的模塊組成這種電路圖，高等級的模塊是由低等級的模塊組成。SEdit 還可以使當(dāng)前模塊的電路圖轉(zhuǎn)化為不同的網(wǎng)表。（2）TSpice：TSPICE 主要功能是電路分析與模擬。由 Tanner 公司提供TSPICE 電路模擬器是專門用來模擬電路的軟件程序。在 TSPICE 的文本文件窗口中可以創(chuàng)建、打開和編輯各種文件文本及插入各種 TSPICE 命令。對輸入文件進(jìn)行模擬仿真必須用 TSPICE 電路描述語言寫入的輸入文件后才可以。（3）WEdit：WEdit 的主要功能是顯示 TSPICE 的模擬結(jié)果，即顯示 T巢湖學(xué)院 2022 屆本科畢業(yè)論文（設(shè)計）3SPICE 模擬出的波形圖，可進(jìn)行簡單的設(shè)置使得更加方便清晰觀察模擬出的波形圖。（4）LEdit ：設(shè)計規(guī)則及檢查、編輯布局版圖、截面觀察、電路轉(zhuǎn)換、自動配置與繞線；（5）LVS：對比布局圖和電路圖的網(wǎng)表。 Tanner Tools 設(shè)計綜合流程先用 SEdit 編輯要設(shè)計電路的電路圖，然后將該電路圖導(dǎo)出 Spice 文件。接著利用 TSpice 軟件將電路圖模擬并輸出成 Spice 文件，設(shè)置輸入電平參數(shù)，然后進(jìn)行運行，用 WEdit 觀察輸出波形。假如模擬結(jié)果不對，接著回到 SEdit檢查電路圖，如果 TSpice 沒有錯誤，就用 LEdit 對照電路圖進(jìn)行版圖設(shè)計。版圖繪制完后要以 DRC 進(jìn)行設(shè)計規(guī)則檢查，如果沒有違反設(shè)計規(guī)則，再將版圖進(jìn)行修改直到設(shè)計規(guī)則檢查沒有錯誤為止。然后將驗證過的版圖導(dǎo)出 Spice 文件，再利用 TSpice 模擬，如果有錯誤，再回到 LEdit 修改版圖設(shè)計。最后利用LVS 進(jìn)行 SEdit 電路圖導(dǎo)出的 Spice 文件和 LEdit 版圖導(dǎo)出的 Spice 文件對比，如果結(jié)果對比不相等，則回去修改 SEdit 圖或者 LEdit 圖。直到驗證沒有錯誤后，將 LEdit 設(shè)計好的版圖輸出成 GDSII 類型文件，最后交給工廠去制作半導(dǎo)體過程中需要的光罩，流程如圖 21 所示。S E d i t 編 輯 電 路 圖輸 出 S P I C E 文 件T S p i c e 模 擬 分 析L E d i t 繪 制 版 圖設(shè) 計 規(guī) 則 檢 查輸 出 S P I C E 文 件T S p i c e 模 擬 分 析L V S 電 路 圖 與 版 圖 對 比圖 21 設(shè)計綜合流程圖共源級放大器的電路設(shè)計及版圖實現(xiàn)42 共源級放大器電路圖和版圖設(shè)計及其仿真 電阻負(fù)載共源級放大器電路原理分析電阻負(fù)載共源級放大器由于自身的跨導(dǎo)，MOS管可以將柵源電壓的變化轉(zhuǎn)換成小信號 [5]漏極電流，于是輸出電壓由小信號漏電流流過電阻產(chǎn)生，如圖22所示。圖 22 小信號分析當(dāng) ，M1 截止： (11)inTHV?outDV?飽和區(qū)： (12)122()outDnxinTHWVRCL???轉(zhuǎn)折點： (13)21 1()inTHnoxinTV?線性區(qū)： (14)2[2()]outDnoxinTHouttVRCL???深線性區(qū)：
研究報告相關(guān)推薦
鄂ICP備17016276號-1