數(shù)字電子技術_套期末試卷_含答案(編輯修改稿)
2024-12-10 12:44 本頁面
【文章內(nèi)容簡介】 三、已知電路及輸入波形如圖 4 所示，其中 FF1 是 D 鎖存器， FF2 是維持 阻塞 D 觸發(fā)器，根據(jù) CP 和 D的輸入波形畫出 Q1 和 Q2 的輸出波形。設觸發(fā)器的初始狀態(tài)均為 0。 （ 8 分） 四、分析圖 5 所示電路，寫出 Z Z2 的邏輯表達式，列出真值表，說明電路的邏輯功能。 （ 10分） 9 五、設計一位 8421BCD 碼的判奇電路，當輸入碼含奇數(shù)個“ 1”時，輸出為 1，否則為 0。要求使用兩種方法實現(xiàn)： （ 20 分） （ 1）用最少與非門實現(xiàn)，畫出邏輯電路圖； （ 2）用一片 8 選 1 數(shù)據(jù)選擇器 74LS151 加若干門電路實現(xiàn)，畫出電路圖。 六、電路如圖 6 所示，其中 RA=RB=10kΩ ,C= f，試問： 1．在 Uk 為高電平期間，由 555 定時器構成的是什么電路，其輸出 U0 的頻率 f0=? 2．分析由 JK 觸發(fā)器 FF FF FF3 構成的計數(shù)器電路，要求：寫出驅(qū)動方程和狀態(tài)方程，畫出完整的狀態(tài)轉(zhuǎn)換圖； 3．設 Q Q Q1 的初態(tài)為 000， Uk 所加正脈沖的寬度為 Tw=5/f0，脈沖過后 Q Q Q1 將保持在哪個狀態(tài)？ （共 15 分） 七、集成 4 位二進 制加法計數(shù)器 74161 的連接圖如圖 7 所示， LD 是預置控制端； D0、 D D D3是預置數(shù)據(jù)輸入端； Q Q Q Q0 是觸發(fā)器的輸出端， Q0 是最低位， Q3 是最高位； LD 為低電平時電路開始置數(shù)， LD 為高電平時電路計數(shù)。試分析電路的功能。要求： （ 1）列出狀態(tài)轉(zhuǎn)換表； （ 15 分） （ 2）檢驗自啟動能力； 10 （ 3）說明計數(shù)模值。 中南大學信息學院《數(shù)字電子計數(shù)基礎》 試題（第二套）參考答案 一、 填空（每空 1 分，共 16 分） 1． 真值表、邏輯圖、邏輯表達式、卡諾圖； 2． 0； 3． TTL 、 CMOS 。 4．兩、 0 ； 5． 10 、 4 ； 6． 20 、 50μ S； 7．通用陣列邏輯、輸出邏輯宏單元、 E2CMOS； 二、根據(jù)要求作題：（共 16 分） 1． CBBACBBAY ???? 2． BCCAFCFBAF ????? 321 。 三、 11 四、（ 1）表達式 7321 742121 mmmmZ mmmmZ ???? ???? （ 2）真值表 （ 3）邏輯功能為：全減器 五、首先，根據(jù)電路邏輯描述畫出卡諾圖： （ 1）最簡“與－ 或式”為： B C DDCBDCBDADCBAY ????? ； “與非－與非式”為： B C DDCBDCBDADCBAY ????? （與非門實現(xiàn)圖略） （ 2） 六、 （ 1） 多諧振蕩器； 12 HzCRRf BA 4812ln)2( 10 ??? （ 2） 驅(qū)動方程： ???????? ??????? 23 2312 1231 21。QKQJQKQJQK QJ 狀態(tài)方程： ????????????????311211212112323213Qnnn 狀態(tài)轉(zhuǎn)換圖： （ 3）初態(tài)為 000，五個周期后將保持在 100 狀態(tài)。 七、 （ 1）狀態(tài)轉(zhuǎn)換圖如下： （ 2）可以自啟動； （ 3）模＝ 8； 《數(shù)字電子技術基礎》 (第三套 ) 一、填空（每題 1 分，共 10 分） 1. TTL門電路輸出高電平為 V，閾值電壓為 V； 2. 觸發(fā)器按動作特點可分為基本型、 、 和邊沿型； 3. 組合邏輯電路產(chǎn)生競爭冒險的內(nèi)因是 ； 13 4. 三位二進制減法計數(shù)器的初始狀態(tài)為 101，四個 CP 脈沖后它的狀態(tài)為 ； 5. 如果要把一寬脈沖變換為窄脈沖應采用 觸發(fā)器； 6. RAM的擴展可分為 、 擴展兩種； 7. PAL是 可編程， EPROM是 可編程； 8. GAL中的 OLMC可組態(tài)為專 用輸入、 、寄存反饋輸出等幾種工作模式； 9. 四位 DAC的最大輸出電壓為 5V，當輸入數(shù)據(jù)為 0101時，它的輸出電壓為 V； 10. 如果一個 3 位 ADC 輸入電
環(huán)評公示相關推薦
鄂ICP備17016276號-1