【文章內(nèi)容簡介】 接與總線相連。當(dāng)三態(tài)允許控制端 OE 為低電平時， 為正常邏輯狀態(tài)，可用來驅(qū)動負(fù)載或總線。當(dāng) OE 為高電平時， 呈高阻態(tài)，即不驅(qū)動總線，也不為總線的負(fù)載，但鎖存器內(nèi)部的邏輯操作不受影響。 當(dāng)鎖存允許端 LE 為高電平時， O 隨數(shù)據(jù) D 而變。當(dāng) LE 為低電平時， O 被鎖存在已建立的數(shù)據(jù)電平。當(dāng) LE 端施密特觸發(fā)器的輸入滯后作用，使交流和直流噪聲抗擾度被改善 400mV 圖 212 音樂打鈴電路硬件圖 音樂打鈴模塊工作原理 其中與語音芯片 2 腳連接的 口起著開關(guān)的作用，控制 HY1 語音芯片的工作，而且 HY1 音樂集 成電路內(nèi)存一首樂曲。當(dāng)觸發(fā)端受脈沖觸發(fā)后立即輸出音樂信號，樂曲程序結(jié)束時工作自行停止。當(dāng)觸發(fā)端與觸發(fā)電平相連時，電路反復(fù)嗚奏，直到脫離觸發(fā)電平且正常演奏的樂曲程序結(jié)束后才自行停止。電路內(nèi)設(shè)有前置放大器和功放，使用靈活，可直接驅(qū)動揚聲器，也可以從前置放大器引出端驅(qū)動電蜂嗚器。 首先將長江學(xué)院的作息時間存儲到單片機 AT89C51 的幾個位地址中，通過不斷的提取 DS1302 的時間，利用軟件的方式將其時間與存儲的時間進(jìn)行對比，如果該時間為作息時間則 腳置 1，打開語音芯片，蜂鳴器立即輸出音樂信號播放樂曲；如果該時 間不是作息時間則繼續(xù)提取時間與之對比，不斷重復(fù)查詢作息時間這一操作，以實現(xiàn)依照作息時間表來控制語音芯片的工作。 HY1 系列語音芯片 1 功能特性描述 HY1 系列音樂集成電路是一種大規(guī)模 CMOS 集成電路。該電路將包括前置放大器和功率放大器在內(nèi)的所有電路用 CMOS 技術(shù)集成在一塊。 HY1 系列音樂集成電路具有驅(qū)動能力大和輸出端運用靈活的特點。該系列產(chǎn)品外圍元件少，耗電省，且應(yīng)用靈活，適用于門鈴、玩具、各種呼叫及報警裝置。 2 工作原理 HY1 系列音樂芯片外部引腳如圖 213 所示： 圖 213 HY1 系列音樂芯片外部引腳圖 在芯片上已焊接一個 68K 的電阻，其中 5 腳為功率輸出端，能直接驅(qū)動揚聲器。 3 腳為前置放大器的輸出端，可用于推動壓電蜂鳴器工作或推動半導(dǎo)體三極管。當(dāng)用正脈沖觸發(fā)端 2 腳觸發(fā)端時，它便會自動演奏樂曲。 AT89C51 的外設(shè)電路 AT89C51 單片機 1 功能特性描述 AT89C51 是美國 ATMEL 公司生產(chǎn)的低電壓，高性能 CMOS8 位單片機，片內(nèi)含4K 的可反復(fù)擦寫的只讀程序存儲器和 128B 的隨機存取數(shù)據(jù)存儲器，器件采用ATMEL 公司的高密度、 非易失性存儲技術(shù)生產(chǎn)，兼容標(biāo)準(zhǔn) MCS51 指令系統(tǒng)，片內(nèi)置通用 8 位中央處理器和 Flash 存儲單元，功能強大 AT89C51 單片機可靈活應(yīng)用于各種控制領(lǐng)域。 AT89C51 提供以下標(biāo)準(zhǔn)功能： 4K 字節(jié) Flash 閃存儲器， 128 字節(jié)內(nèi)部 RAM，31 個 I/O 口線，兩個 16 位定時 /計數(shù)器，一個 5 向量兩級中斷結(jié)構(gòu)，一個全雙工串行通信口，片內(nèi)振蕩器及時鐘電路。（其內(nèi)部結(jié)構(gòu)如圖 214 所示）同時，AT89C51 可降至 0Hz 的靜態(tài)邏輯操作，并支持兩種軟件可選的節(jié)電工作模式。空閑方式停止 CPU 的工作，但允許 RAM，定時 /計數(shù)器， 串行通信口及中斷系統(tǒng)繼續(xù)工作。掉電方式保存 RAM 中的內(nèi)容，但振蕩器停止工作并禁止其他所有部件工作直到下一個硬件復(fù)位。 圖 214 AT89C51 內(nèi)部結(jié)構(gòu)圖 主要性能參數(shù)： ??與 MCS51 產(chǎn)品指令系統(tǒng)完全兼容。 ??4K 字節(jié)可重擦寫 Flash 閃存儲器。 ??1000 次擦寫周期。 ??全靜態(tài)操作： 0Hz~24Hz。 ??三級加密程序存儲器。 ??128 8 字節(jié)內(nèi)部 RAM。 ??32 個可編程 I/O 口線。 ??2 個 16 位定時 /計數(shù)器。 ??6 個中斷源。 ??可編程串行 UART 通道。 ??低功耗空閑和掉電模式。 2 管腳描述 AT89C51 單片機采用 40 只引腳的雙列直插封裝方式。引腳主要包括電源的引腳、外接晶體的引腳、 4 跳控制或與其他電源復(fù)用的引腳、 31 條 I/O 引腳。引腳按其功能可分為 3 類： ??主電源引腳（ Vcc、 GND）和時鐘引腳（ XTAL XTAL2）。 ??控制引腳，包括 RST、 /PSEN、 ALE/PROG、 /EA/VPP。 ??接口引腳 AT89C51 單片機的引腳具有以下特點：單 片機功能多但引腳較少， I/O 接口線不是全部用于用戶 I/O 接口線，許多引腳都具有雙重功能。這種雙重功能的設(shè)置為單片機實現(xiàn)系統(tǒng)擴展奠定了基礎(chǔ)。使單片機對外呈現(xiàn) 3 總線形式，即由 PP0 口構(gòu)成外部存儲器 16 位地址線，由 P0 口分時復(fù)用為數(shù)據(jù)總線，由 ALE 、/PSEN 、 RST 、 /EA 與 P3 口中的 /INTO、 /INT T0、 T /WR 、 /RD 共 10 個引腳組成控制總線，如圖 215 所示： 圖 215 AT89C51 單片機的對外總線結(jié)構(gòu) 管腳說明： ??Vcc：接 +5V 電源正端。 ??GND：接 +5V 電源地端 。 ??XTAL1：接外部石英晶體的一端。在單片機內(nèi)部，它是一個反相放大器的輸入端， 這個放大器構(gòu)成了片內(nèi)振蕩器。當(dāng)采用外部時鐘事，對于 HMOS 單片機，該引腳接地；對于 CHMOS 單片機，該引腳作為外部振蕩信號的輸入端。 ??XTAL2：接外部石英晶體的另一端。在單片機內(nèi)部，接至上述振蕩器的反相放大器的輸出端。采用外部振蕩器時，對 CHMOS 單片機 ,該引腳接收振蕩器的 信號，即把此信號直接接到內(nèi)部時鐘發(fā)生器的輸入端；對 CHMOS 單片機此引腳應(yīng)懸空。 ??RST:復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時，要保持 RST 腳兩個機器周期的高電平時間。 ALE/PROG：當(dāng)訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時， ALE 端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲器時，將跳過一個 ALE 脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。此時， ALE只有在執(zhí)行 MOVX， MOVC 指令是 ALE 才起作用。另 外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無效。 ??/PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機器周期兩次 /PSEN 有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的 /PSEN信號將不出現(xiàn)。 ??/EA/VPP ：當(dāng) /EA 保持 低 電 平時 ， 則在 此 期 間外 部 程 序存 儲 器（ 0000HFFFFH），不管是否有內(nèi)部程序存儲器。注意加密方式 1 時， /EA 將內(nèi)部鎖定為 RESET；當(dāng) /EA 端保持高電平時，此間內(nèi)部程序存儲器。在 FLASH 編程期間，此引腳也用于施加 12V 編程電源（ VPP）。 ??P0 口： P0 口為一個 8 位漏級開路雙向 I/O 口，每腳可吸收 8TTL 門電流。當(dāng) P0 口的管腳第一次寫 1 時，被定義為高阻 輸入。 P0 能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù) /地址的低八位。在 FIASH 編程時， P0 口作為原碼輸入口，當(dāng) FIASH 進(jìn)行校驗時， P0 輸出原碼，此時 P0 外部必須被拉高。 ??P1 口： P1 口是一個內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出 4TTL 門電流。 P1 口管腳寫入 1 后，被內(nèi)部上拉為高，可用作輸入， P1口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部上拉的 緣故。在 FLASH編程和校驗時， P1 口作為低八位地址接收。 ??P2 口： P2 口為一個內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出 4 個 TTL 門電流，當(dāng) P2 口被寫“ 1”時，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時， P2 口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。 P2 口當(dāng)用于外部程序存儲器或 16 位地址外部數(shù)據(jù)存儲器進(jìn)行存取時， P2 口輸出地址的高八位。在給出地址“ 1”時，它利用內(nèi)部上拉優(yōu)勢，當(dāng)對外部八位地址數(shù)據(jù)存儲器進(jìn)行讀寫時， P2 口輸出其特殊功能寄存器的內(nèi)容。P2 口在 FLASH 編程和校驗時接收高八位地址信號和控制信號。 ??P3 口： P3 口管腳是 8 個帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4 個TTL 門電流。當(dāng) P3 口寫入“ 1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3 口將輸出電流（ ILL）這是由于上拉的緣故。 P3 口也可作為 AT89C51 的一些特殊功能口，如表 24 所示： 時鐘電