網(wǎng)絡(luò)農(nóng)大電工電子技術(shù)基礎(chǔ)全套答案(編輯修改稿)
2024-12-09 18:16 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 是由于門電路出現(xiàn)互補(bǔ)輸入信號(hào)的緣故。（ ） 參考答案： A 您的答案： A 12. 時(shí)序邏輯電路的輸出（ ）。 A．與電路的上一個(gè)狀態(tài)無(wú)關(guān) B．與電路的上一個(gè)狀態(tài)有關(guān) C．只與輸入信號(hào)有關(guān) D．與輸入信號(hào)無(wú)關(guān) 參考答案： B 您的答案： B 13. 所有的觸發(fā)器都必須要經(jīng)過(guò)觸發(fā)才能改變狀態(tài)。（ ） 參考答案： B 您的答案： B 14. 主從型觸發(fā)器是邊沿觸發(fā)器。（ ） 參考答案： A 您的答案： A 15. 要使 JK 觸發(fā)器的輸出 Q 處于反轉(zhuǎn)的狀態(tài)，它的輸入信號(hào) JK 應(yīng)為（ ）。 A． 0 0 B． 0 1 C． 1 0 D． 1 1 參考答案： D 您的答案： D 16. 使基本 RS 觸發(fā)器的輸出禁用的狀態(tài)，它的輸入信號(hào)為（ ）。 A． 0 0 B． 0 1 C． 1 0 D． 1 1 參考答案： A 您的答案： A 17. 555 集成定時(shí)器內(nèi)部屬于（ ）電路。 A．模擬 B．?dāng)?shù)字 C．模擬和數(shù)字 D．分立元件 參考答案： C 您的答案： C 18. 一個(gè)無(wú)符號(hào) 8 位數(shù)字量輸入的 DAC，其分辨率為（ ）位。 A． 1 B． 3 C． 4 D． 8 參考答案： D 您的答案： D 19. A/D 轉(zhuǎn)換器的二進(jìn)制數(shù)的位數(shù)越多，量化級(jí)分得越多，量化誤差就可以減小到 0。 參考答案： B 您的答案： B 20. 只讀存儲(chǔ)器 ROM 中的內(nèi)容，當(dāng)電源斷掉后又接通，存儲(chǔ)器中的內(nèi)容（ ）。 A．全部改變 B．不可預(yù)料 C．全部為 0 D．保持不變 參考答案： D 您的答案： 第 4 套 您已經(jīng)通過(guò)該套作業(yè) ,請(qǐng)參看正確答案 1. 圖 1 是（ ）電路。 A．邏輯與 B．邏輯或 C．邏輯非 D．邏輯加 E．邏輯乘 參考答案： B, D 您的答案： B, D 2. 將十進(jìn)制數(shù) 17 轉(zhuǎn)化為二進(jìn)制數(shù)為（ ）。 A． 10100 B． 10010 C． 11000 D． 10001 參考答案： D 您的答案： D 3. 字符 “=” 的 ASCII 碼為（ ）。 A． 0111101 B． 1000001 C． 1001000 D． 0001100 參考答案： A 您的答案： A 4. 當(dāng)邏輯函數(shù)有 n 個(gè)變量時(shí)，共有（ ）個(gè)變量取值組合。 參考答案： D 您的答案： D 5. 組合電路有統(tǒng)一的時(shí)鐘脈沖控制。（ ） 參考答案： B 您的答案： B 6. 可以表示為（ ）。 A． B． C． D． 參考答案： D 您的答案： D 7. 上圖電路的邏輯表達(dá)式為（ ）。 A． B． C． D． 參考答案： A 您的答案： A 8. 以下表達(dá)式中符合邏輯運(yùn)算法則的是（ ）。 A． CC=C 2 B． 1+1=10 C． 01 D． A+1=1 E． 0+1=01 參考答案： B, D 您的答案： B, D 9. 邏輯函數(shù)的表示方法中具有唯一性的是（ ）。 A．真值表 B．表達(dá)式 C．邏輯圖 D．卡諾圖 參考答案： A 您的答案： A 10. 組合邏輯電路通常由（ ）組合而成。 A．計(jì)數(shù)器 B．觸發(fā)器 C．門電路 D．寄存器 參考答案： C 您的答案： C 11. 時(shí)序邏輯電路通常由（ ）組合而成。 A．計(jì)數(shù)器 B．觸發(fā)器 C．門電路 D．寄存器 參考答案： B 您的答案： B 12. 在下列邏輯電路中，不是組合邏輯電路的有（ ）。 A．譯碼器 B．編碼器 C．全加器 D．寄存器 參考答案： B 您的答案： B 13. 計(jì)數(shù)器電路由觸發(fā)器組成。（ ） 參考答案： A 您的答案： A 14. 電位型觸發(fā)器是需要高電平觸發(fā)的觸發(fā)器。（ ）
高考資料相關(guān)推薦
鄂ICP備17016276號(hào)-1