【文章內(nèi)容簡介】 系統(tǒng)時鐘周期 ； ●速度可達(dá) 25MIPS系統(tǒng)時鐘為 25MHz時 ； ● 22個矢量中斷源 ； 存儲器 ： ● 4352字節(jié)內(nèi)部數(shù)據(jù) RAM256+4K； 第 2 章 系統(tǒng)總體方案設(shè)計 10 ● 64K字節(jié)在系統(tǒng)可編程 FLASH程序存儲器 ； ●外部并行數(shù)據(jù)存儲器接口可達(dá) 5MB/秒 ； 數(shù)字外設(shè) ： ● 64個 I/O口線所有口線均容許 5V電壓 ； ●可同時使用的硬件 Smuts I2CTM兼容 SPITM及兩個 UART串口 ； ●位可編程的計數(shù)器 /定時器陣列帶 5個捕獲 /比較模塊 ； ● 5個通用 16位計數(shù)器 /定時器 ； ●專用的看門狗定時器雙向復(fù)位 ； 時鐘源 ： ●內(nèi)部可編程振蕩器 （ 2～ 16） MHz； ●實時時鐘模式用定時器 3或 PCA； 綜上所述，因此 最終采用了 Cigna公司 C8051F系列的單片機(jī) C8051F020。 信號發(fā)生器的方案選擇 方案一 ： 用分立元件組成的函數(shù)發(fā)生器。通常是單 函數(shù)發(fā)生器且頻率不高，其工作不很穩(wěn)定，不易調(diào)試。 但是結(jié)構(gòu)簡單，價格非常便宜。 方案二 ： 可以由晶體管、運放 IC 等通用器件制作，更多的則是用專門的函數(shù)信號發(fā)生器 IC 產(chǎn)生。早期的函數(shù)信號發(fā)生器 IC，如 ： L803 BA20 XR2207/2209 等，功能較少，精度不高，頻率上限只有 300kHz，無法產(chǎn)生更高頻率的信號，調(diào)節(jié)方式也不夠靈活，頻率和占空比不能獨立調(diào)節(jié)，二者互相影 ??8 。 方案三 ： 利用專用的直接數(shù)字合成 DDS 芯片函數(shù)發(fā)生器。 它高精度并且非常穩(wěn)定能產(chǎn)生任意 波形并達(dá)到很高的頻率 （ AD9850 最高為 125MHz） ，缺點是 成本較高 ??7 。 方案分析： 方案一， 結(jié)構(gòu)很簡單，制作容易，但是輸出信號有頻率線性度差、頻率穩(wěn)定度低、頻率分辨率低、頻率變換時間比較長，相位噪聲大以及人機(jī)界面不友好等缺點。 方案二，電路結(jié)構(gòu)簡單，但在頻率分辨率、頻率變換時間、相位 噪聲 等方面都不如方案三。方案三，結(jié)構(gòu)相對比較復(fù)雜，但具有輸出頻率穩(wěn)定性高，頻率輸出線形度好、頻率分辨度高、波形正確，頻率變換時間小，相位 噪聲 小、人機(jī)界面好、易于控 制等優(yōu) 11 點、性能 優(yōu)良 ，只是成本有點高。 綜上所述， 為了達(dá)到高精度，高穩(wěn)定的正弦信號輸出 ， 我們選擇了第三 種方案 。 AD9850介紹 ： 隨著數(shù)字技術(shù)的飛速發(fā)展，用數(shù)字控制方法從一個參考頻率源產(chǎn)生多種頻率的技術(shù)，即直接數(shù)字頻率合成（ DDS）技術(shù)異軍突起。美國 AD公司推出的高集成度頻率合成器 AD9850便是采用 DDS技術(shù)的典型產(chǎn)品之一 ??9 。 AD9850采用先 進(jìn)的 CMOS工藝，其功耗在 155mW，擴(kuò)展工業(yè)級溫度范圍為 40～ 80℃ ，采用 28腳 SSOP表面封裝形式 。 AD9850的引腳排列如 下 圖 21所示。 圖 21 AD9850芯片引腳圖 AD9850內(nèi)含可編程 DDS系統(tǒng)和高速比較器，能實現(xiàn)全數(shù)字編程控制的頻率合成。可編程 DDS系統(tǒng)的核心是相位累加器，它由一個加法器和一個 N位相位寄存器組成， N一般為 24～ 32。每來一個外部參考時鐘，相位寄存器便以步長 M遞加。相位寄存器的輸出與相位控制字相加后可輸入到正弦查詢表地址上。正弦查 詢表包含一個正弦波周期的數(shù)字幅度信息，每一個地址對應(yīng)正弦波中 0176。～ 360176。范圍的一個相位點。查詢表把輸入地址的相位信息映射成正弦波幅度信號， 然后驅(qū)動 DAC以輸出模式量。 相位寄存器每過 2N/M個外部參考時鐘后返回到初始狀態(tài)一次，相應(yīng)的 正弦查詢表完成 一個循環(huán)也回到初始位置，從而使整個 DDS系統(tǒng)輸出一個正弦波。輸出的正弦波周期 MNtt c /20 ? ，頻率 NfMf cout ? ， ct 、 cf 分別為外部參考時鐘的周期和頻率。 AD9850在接上精密時鐘源和寫入頻率相位控制字之間后就可產(chǎn)生一個頻率和相位都可編程控制的模擬正弦波 輸出，此正弦波可直接用作頻率信號源或經(jīng)內(nèi)部的高速比較第 2 章 系統(tǒng)總體方案設(shè)計 12 器轉(zhuǎn)換為方波輸出。在 125MHz的時鐘下， 32位的頻率控制字可使 AD9850的輸出頻率分辨率達(dá) ,并具有 5位相位控制位，而且允許相位按增量 180176。、 90176。、 45176。、 176。、176?；蜻@些值的組合進(jìn)行調(diào)整。 AD9850有 40位控制字， 32位用于頻率控制， 5位用于相位控制。 1位用于電源休眠（ Power down）控制， 2位用于選擇工作方式。這 40位控制字可通過并行方式或串行方式輸入到 AD9850，在并行裝入方式中，通過 8位總線 A0～ A7將可數(shù)據(jù)輸入到寄存器，在重復(fù) 5次之后再在 FQUD上升沿把 40位數(shù)據(jù)從輸入寄存器裝入到頻率 /相位數(shù)據(jù)寄存器（更新 DDS輸出頻率和相位），同時把地址指針復(fù)位到第一個輸入寄存器。接著在WCLK的上升沿裝入 8位數(shù)據(jù)，并把指針指向下一個輸入寄存器，連續(xù) 5個 WCLK上升沿后 ， WCLK的邊沿就不再起作用，直到復(fù)位信號或 FQUD上升沿把地址指針復(fù)位到第一個寄存器。在串行輸入方式， WCLK上升沿把 25引腳的一位數(shù)據(jù)串行移入，當(dāng)移動40位后，用一個 FQUD脈沖即可更新輸出頻率和相位。 AD9850的復(fù)位（ RESET）信號為高電平有效，且脈沖寬度不小于 5個參考時鐘周期。AD9850的參考時鐘頻率一般遠(yuǎn)高于單片機(jī)的時鐘頻率，因此 AD9850的復(fù)位（ RESET）端可與單片機(jī)的復(fù)位端直接相連。 系統(tǒng)的總體結(jié)構(gòu)框圖 整個系統(tǒng)采用 C8051F020 單片機(jī)作為控制核心，它將鍵盤送過來的控制信號 轉(zhuǎn)換后送給 DDS 芯片 AD9850，然后通過低通濾波模塊再經(jīng)過運放放大，就輸出波形。還可以通過 MAX232 和上位機(jī) PC 聯(lián)系，也可以用 LCD 進(jìn)行顯示。 其 系統(tǒng)的整體結(jié)構(gòu)圖如圖 22 所示 。 13 圖 22 總體結(jié)構(gòu) 框 圖 LCD 顯示模塊 4 4 鍵盤 上位機(jī) PC 控制模塊 C8051F020 單片機(jī) 串口通信 MAX232 DDS 模塊 AD9850 低通濾波和放大模塊 波 形 輸 出 第 3 章 系統(tǒng)的硬件設(shè)計 14 第 3 章 系統(tǒng)的硬件設(shè)計 系統(tǒng)硬件總體設(shè)計 單片機(jī)應(yīng)用系統(tǒng)的硬件電路設(shè)計包含兩部分內(nèi)容：一是系統(tǒng)擴(kuò)展，即單片機(jī)內(nèi)部的功能單元（如 ROM、 I/O、定時 /計數(shù)器等）容量不能滿足應(yīng)用系統(tǒng)的要求時，必須在片外進(jìn)行擴(kuò)展，選擇適當(dāng)?shù)男酒?，設(shè)計適當(dāng)?shù)碾娐?。二是系統(tǒng)配置，即按照功能要求配置外圍設(shè)備如顯示器、 D/A 轉(zhuǎn)換等，要設(shè)計合適的電路。 系統(tǒng)的擴(kuò)展和模塊設(shè)計應(yīng)遵循下列原則 ??10 ： (1)盡可能選擇標(biāo)準(zhǔn)化、模塊化的典型電路，提高設(shè) 計的成功率和結(jié)構(gòu)的靈活性。 (2)系統(tǒng)的擴(kuò)展與外圍設(shè)備配置的水平應(yīng)充分滿足應(yīng)用系統(tǒng)的功能要求。 (3)硬件結(jié)構(gòu)應(yīng)結(jié)合應(yīng)用軟件方案一并考慮。硬件結(jié)果與軟件方案會產(chǎn)生相互影響，考慮的原則是：軟件能實現(xiàn)的功能盡可能由軟件來實現(xiàn)，以簡化硬件結(jié)構(gòu)。但必須注意，由軟件實現(xiàn)的硬件功能，其響應(yīng)時間要比直接用硬件響應(yīng)來的長，而且占用 CPU 時間。所以，選擇軟件方案時，要考慮到這些因素。 (4)整個系統(tǒng)中相關(guān)的器件要盡可能做到性能匹配，例如選用的晶振頻 率較高時，存貯器的存取時間有限，就該選擇允許存取速度較高的芯片。 選擇 CMOS 芯片單片機(jī)構(gòu)成低功耗系統(tǒng)時，系統(tǒng)中的所有芯片都應(yīng)該選擇低功耗的產(chǎn)品。 (5)可靠性及抗干擾性設(shè)計是硬件系統(tǒng)設(shè)計不可缺少的部分，它包括芯片、器件選擇，去耦濾波等。 (6)單片機(jī)外接電路較多時，必須考慮其驅(qū)動能力。驅(qū)動能力不足時，系統(tǒng)工作不可靠，解決的辦法是增加驅(qū)動能力，增設(shè)線驅(qū)動器或減少芯片功耗，降低總線負(fù)載。 (7)系統(tǒng)的擴(kuò)展及各功能模塊的設(shè)計在滿足系統(tǒng)功能要求的基礎(chǔ)上，應(yīng)適當(dāng)留有余地，以備將來修改、擴(kuò)展之需。 (8)在考慮硬件總體結(jié)構(gòu)的同時要注意通用性的問題。根據(jù)以上原則，進(jìn)行硬件設(shè) 15 計。 系統(tǒng)部件設(shè)計 電源設(shè)計 本系統(tǒng)是多電源系統(tǒng)，使用四種共地電源 ： +5V， +， +15V， 15V，其中 ：液晶顯示模塊 Mlz011286串口通信芯片 MAX232等需要 +5V的供電電壓，如圖 3l(b)；單片機(jī) C8051F0 DDS芯片 AD9850需要 + ??11 ， 如圖 31(c)； 運放芯片MAX437需要 +15V、 15V的供電電壓 ， 如圖 3l(a)。 圖 3l(a) 177。 15V電源設(shè)計圖 圖 3l(b) +5V電源設(shè)計圖 第 3 章 系統(tǒng)的硬件設(shè)計 16 圖 3l(c) + 本系統(tǒng)中所需電源電壓為直流電壓，最高值為 15V，穩(wěn)壓塊壓降為 2V，所以穩(wěn)壓前直流電壓為 士 17V。由于電網(wǎng)提供的交流電有效值為 220V， 根據(jù)單相全波整流電路公式）（ wtsinuu d 22? 則變壓后交流有效值 2u 為 12V就 能滿足整流為 17V直流電壓。選用南京首圣電子公司的三抽頭變壓器，抽頭在次級線圈的中心 位置，初級為 220V次級為 士12V。當(dāng)給信號發(fā)生器提供 22OV的交流電源，變壓器就輸出兩組大小相同、相位相反的交流電壓，峰值分別為 +15V和 15V。 整流橋的作用是利用單向?qū)щ娦阅艿陌雽?dǎo)體二極管，將正負(fù)交替的正弦交流電壓變換成單方向的脈動電壓 ??13 。雖然要求的電源電流小于 1A，但變壓器副線圈電流瞬時值遠(yuǎn)遠(yuǎn)超過 1A，尤其在電源剛接通時，為留有一定余量，而且不損壞整流橋，選用 2A的。由于整流的每個二極管都是半相通，半相不通，所以其反向耐壓值要求 很高，為留有一定余量，選用 50V。最后選定整流橋為 2A/50V。 選擇常用的三端穩(wěn)壓塊，其內(nèi)部電路由基準(zhǔn)電路、比較電路、調(diào)整電路、采樣電路、保護(hù)電路等組成，外部電路簡單，用于直流穩(wěn)壓。根據(jù)電壓需求，選用 MC7805，MC7815， MC7915和 LM317，分別實現(xiàn) +5V、 +15V、 15V、 +。其中MC7805， MC7815和 MC7915集成塊輸出電壓為固定值，即集成塊名的后兩位， 78系列 17 輸出為正電壓， 79系列輸出為負(fù)電壓。 LM317則可以通過調(diào)節(jié) 1引腳的電阻值得到范圍為 3V～ 37V的電壓。 在三端穩(wěn)壓塊的輸入端接有 1000uF的電容，是為抵消輸入時的電感效應(yīng)，以防止穩(wěn)壓塊產(chǎn)生自激振蕩，保證正常工作。在三端穩(wěn)壓器輸出端接有 ，這是為了消除電路的高頻噪聲，改善負(fù)載瞬態(tài)的響應(yīng)。為了使 LM317輸出 +，對 R2的電阻值進(jìn)行計算，并通過在面包板上實際調(diào)節(jié)，最終得到 R2值為 230 Ω 時 ， 可滿足輸出要求。 時鐘與復(fù)位電路設(shè)計 應(yīng)用系統(tǒng)需通過可靠復(fù)位之后才能有序執(zhí)行程序 ??13 。在本系統(tǒng)中，單片機(jī)的復(fù)位是靠外部電路實現(xiàn)的，在時鐘電路工作后，只要在 C8051F020的 /RST引腳上加一個有效的低電平信號，單片機(jī)便實現(xiàn)初始化狀態(tài)復(fù)位。復(fù)位電路容易受噪聲干擾，為了保證應(yīng)用系統(tǒng)可靠地復(fù)位，在本系統(tǒng)設(shè)計中，對 /RST提供一個 10K電阻上拉后接 。 和時鐘電路 圖 32（ a） 和 復(fù)位電路 圖 32（ b） ： 圖 32(a) 時鐘電路原理圖 第 3 章 系統(tǒng)的硬件設(shè)計 18 S 17S W P BR 1410KR S T 圖 32(b) 復(fù)位電路原理圖 LCD 接口電路設(shè)計 LCD 選用 Hlz0112864 顯示模塊 ??14 ， 液晶采用串行方式發(fā)送數(shù)據(jù)與單片機(jī)的三個I/O 口連接 A A A3，用 I/O 口模擬時序?qū)懭氲?LCD 里。背光燈采用一個 PNP 三極管與單片機(jī) 的一個 I/O 口 A4 相連，以便輸出 PWM控制 LCD 背光燈的亮 度。 其接口電路如圖 33 所示。 VSSVDD VO RS R/WE DB0DB1DB2DB3DB4DB5DB6DB7PSB NC RST VOUT LEDK LEDAL C DR 1310k+ 5VA1 A2 A3Q1R 12A49 0 1 2J2+ 5V 圖 33 液晶接口電路圖 濾波電路和功率放大電路設(shè)計 AD9850的內(nèi)部沒有濾波器，因此需在其信號輸出端接一個低通濾波器。濾波器可以分為有源 和無源濾波器。有源濾波器的設(shè)計引入了有源元件 集成運 算放大器，由于運算放大器具有近似理想的特性，且可以省去電感，因此可以得到接近理論預(yù)測的頻率 19 響應(yīng)特性，并能減小體積。但由于受到運放帶寬的限制，有源濾波器的濾波頻帶一般不是很高。 無源濾波器采用分立元件進(jìn)行設(shè)計，其頻率范圍比較寬，因此一般用于高頻設(shè)計。系統(tǒng)設(shè)定 AD9850內(nèi)部時鐘為 125MHz，輸出信號最高頻率為 80MHz，因此芯片后級濾波器需設(shè)計成無源低通濾波器。 低通濾波器可以分為巴特沃什濾波、切比雪夫濾