msp430與液晶顯示器的串行接口方案(編輯修改稿)
2025-05-30 03:02 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 用數(shù)據(jù)線D6輸入串行數(shù)據(jù)，即串行總線的數(shù)據(jù)輸入端（SI），數(shù)據(jù)線D7被用作時(shí)鐘輸入（SCL）端，并將片將信號(hào)和控制信號(hào)（A0）同微控制器總線進(jìn)行連接，置高或接地讀寫信號(hào)。此時(shí)uPD16682A內(nèi)部顯示RAM的數(shù)據(jù)訪問(wèn)是單向的，即微控制器只可以向顯示RAM寫數(shù)據(jù)以刷新液晶顯示的內(nèi)容，但不可以讀取顯示RAM的內(nèi)容。 （3）uPD16682A的串行接口 uPD16682A的串行接口是TTL電平，不是標(biāo)準(zhǔn)的串行接口，對(duì)串行數(shù)據(jù)的接收沒(méi)有具體波特率、數(shù)據(jù)接口協(xié)議的要求，內(nèi)部包括1個(gè)8位的移位寄存器和1個(gè)3位的計(jì)數(shù)器。UPD16682A在每個(gè)串行時(shí)鐘的上升沿將串行數(shù)據(jù)捕獲到其內(nèi)部的移位寄存器，同時(shí)計(jì)數(shù)器自動(dòng)加1。當(dāng)串行數(shù)據(jù)按照D7～D0的順序被依次捕獲到后，在第8個(gè)時(shí)鐘周期的上升沿，已接收到內(nèi)部的8位串行數(shù)據(jù)被轉(zhuǎn)換成一個(gè)8位的并行數(shù)據(jù)；同時(shí)，uPD16682A讀取控制信號(hào)線A0上的電平，并且根據(jù)A0信號(hào)來(lái)判斷當(dāng)前被寫入的8位串行數(shù)據(jù)是一個(gè)顯示數(shù)據(jù)還是一個(gè)控制命令。對(duì)控制信號(hào)線A0的讀操作由uPD16682A的內(nèi)部定時(shí)器來(lái)控制，在每隔8個(gè)串行時(shí)鐘之后自動(dòng)操作一次。 （4）uPD16682A的控制指令 uPD16682A通過(guò)讀取其控制信號(hào)線A0的電平來(lái)判斷當(dāng)前從片外設(shè)備接收的數(shù)據(jù)是一個(gè)顯示數(shù)據(jù)還是控制命令。當(dāng)A0電平為高時(shí)，認(rèn)為接收到的是一個(gè)顯示數(shù)據(jù)；而當(dāng)A0電平為低時(shí)，則認(rèn)為接收到的是一個(gè)顯示控制命令。利用uPD16682A的控制命令可以實(shí)現(xiàn)對(duì)uPD16682A大多數(shù)操作的控制。 uPD16682A與MSP430F149的硬件接口設(shè)計(jì) 圖2是系統(tǒng)uPD16682A與MSP430F149的硬件接口示意圖。圖中系統(tǒng)采用4MHz晶振，并由系統(tǒng)時(shí)鐘分頻得到其它內(nèi)外設(shè)所用的時(shí)鐘。MSP430F149和uPD16682A相連接的I/O口被定義為輸出，MSP430F149利用片內(nèi)12位A/D采集傳感器變換后的電壓信號(hào)。經(jīng)程序處理后，通過(guò)上述I/O口傳送到uPD16682A進(jìn)行信息顯示。由于驅(qū)動(dòng)液晶顯示的電壓需要十幾V，如果系統(tǒng)板采用+3V單供電，則液晶顯示驅(qū)動(dòng)器必須采用片內(nèi)升壓電路。圖中uPD16682A采用內(nèi)部4倍壓連接方式。 軟件設(shè)計(jì) MSP420F149允許用戶標(biāo)準(zhǔn)C進(jìn)行編程，并提供高效的C編譯環(huán)境。如果對(duì)程序運(yùn)行時(shí)間的要求不是很荷刻，采用C語(yǔ)言進(jìn)行程序開(kāi)發(fā)應(yīng)當(dāng)是編程人員的首先。以下主要介紹關(guān)于自定義串口總線的程序設(shè)計(jì)，同時(shí)介紹一種在uPD16682A下的畫點(diǎn)和畫線函數(shù)，提供在釁符顯示屏下顯示曲線的實(shí)現(xiàn)方法，從而為程序?qū)崿F(xiàn)動(dòng)態(tài)顯示波形提供了可能。160
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1