【文章內(nèi)容簡(jiǎn)介】 您選擇的答案 : 正確答案： A 知識(shí)點(diǎn)： D 觸發(fā)器的特性方程為 Q*=D 8 : 組合邏輯電路消除競(jìng)爭(zhēng)冒險(xiǎn)的方法有（ (2 分） A:修改邏輯設(shè)計(jì) B:在輸出端接入濾波電容 C:后級(jí)加緩沖電路 D:屏蔽輸入信號(hào)的尖峰干擾 您選擇的答案 : 正確答案： B 知識(shí)點(diǎn)：輸出端接入濾波電容可以濾除競(jìng)爭(zhēng)冒險(xiǎn)產(chǎn)生的尖峰 9 : (1001111)2 的等值十進(jìn)制數(shù)是（ ） (2 分） A:97 B: C:83 D:79 您選擇的答案 : 正確答案： D 13 知識(shí)點(diǎn)：把二進(jìn)制數(shù)轉(zhuǎn)換為等值的十進(jìn)制數(shù)，只需將二進(jìn)制數(shù)按多項(xiàng)式展開，然后把所有各項(xiàng)的數(shù)值按十進(jìn)制數(shù)相加。 10 : 有一個(gè)或非門構(gòu)成的 SR 鎖存器，欲使該鎖存器保持原態(tài)即 Q*=Q,則輸入信號(hào)應(yīng)為（ ）。 (2 分） A:S＝ R＝ 0 B:S＝ R＝ 1 C:S＝ 1， R＝ 0 D:S＝ 0， R＝ 1 您選擇的答案 : 正確答案： A 知識(shí)點(diǎn)：或非門構(gòu)成的 SR 鎖存器的特性為： R=1, S=0 Q*=0, Q*’=1 ，即鎖存器被置 0（ 0狀態(tài)）； R=0, S=1 Q*=1, Q*’=0 ，即鎖存器被置 1（ 1狀態(tài)） ； R=S=0， Q*=Q，即鎖存器保持原態(tài)； R= S=1 Q*=Q*’=0 ，此為不允許輸入。 11 : 邏輯函數(shù) Y(A,B,C)=∑m(6,7) ，約束條件： m0+m4+m5=0 的最簡(jiǎn)與或式為（ ） (5 分） A:A+B’C’ B:AB C:A D:B 您選擇的答案 : 正確答案： C 知識(shí) 點(diǎn)：化簡(jiǎn)具有無關(guān)項(xiàng)的邏輯函數(shù)最好用卡諾圖的方法。 12 : 下圖電路中， 74LS161 構(gòu)成了（ ） (5 分） A:十四進(jìn)制計(jì)數(shù)器 B:十進(jìn)制計(jì)數(shù)器 C:八進(jìn)制計(jì)數(shù)器 D:三進(jìn)制計(jì)數(shù)器 您選擇的答案 : 正確答案： A 知識(shí)點(diǎn)： 161 是十六進(jìn)制計(jì)數(shù)器，每當(dāng)計(jì)數(shù)器計(jì)成 Q3Q2Q1Q0=0011 狀態(tài)時(shí)，由與非門輸出低電平信號(hào)給 LD’ 端，下一個(gè)時(shí)鐘信號(hào)到來時(shí)將計(jì)數(shù)器置成Q3Q2Q1Q0=0110，將 0100 和 0101 兩個(gè)狀態(tài)跳過，剩下十四個(gè)狀態(tài)循環(huán)計(jì)數(shù)。 13 : 欲使 D 觸發(fā)器按 Q*=Q39。工作，應(yīng)使輸入 D=（ ）。 (2 分） A:0 14 B:1 C:Q D:Q39。 您選擇的答案 : 正確答案 ： D 知識(shí)點(diǎn)： D 觸發(fā)器的特性為： D=0 時(shí) , Q*=0, 即觸發(fā)器被置 0（ 0 狀態(tài)）； D=1 時(shí) , Q*=1,即觸發(fā)器被置 1（ 1 狀態(tài)）；即： Q*= D 14 : 三變量的全部最小項(xiàng)有（ ） (2分） A:3個(gè) B:6 個(gè) C:8 個(gè) D:9 個(gè) 您選擇的答案 : 正確答案： C 知識(shí)點(diǎn)： n 變量的 最小項(xiàng)應(yīng)有 2n 個(gè)。 15 : 8 線 — 3 線優(yōu)先編碼器 74HC148 輸入端 I1’ 、 I5’ 同時(shí)有效時(shí)輸出二進(jìn)制數(shù)為 (2 分） A:101 B:100 C:001 D:010 您選擇的答案 : 正確答案： D 知識(shí)點(diǎn)：優(yōu)先編碼器 74HC148 中的輸入端 I5’ 比 I1’ 的優(yōu)先權(quán)高，所以對(duì) I5’的信號(hào)進(jìn)行 編碼，但 74HC148 輸出的是反碼 17 : 常用的 BCD 碼有（ ） (2 分） A:奇偶校驗(yàn)碼 B:格雷碼 C:8421 碼 D:ASCII 碼 您選擇的答案 : 正確答案： C 知識(shí)點(diǎn)： 18 : 圖中為 CMOS 門電路，其輸出為（ ）狀態(tài) (2 分） A:高電平 B:低電平 C:高阻態(tài) D:不確定 15 您選擇的答案 : 正確答案： B 知識(shí)點(diǎn)：對(duì)于 OC門電路，門電路輸出端直接連接時(shí)，邏輯關(guān)系為與 19 : 在下列邏輯電路中，不是組合邏輯電路的有 (2分） A:譯碼器 B:編碼器 C:全加器 D:寄存器 您選擇的答案 : 正確答案： D 知識(shí)點(diǎn)：寄存器為時(shí)序邏輯電路 20 : 8 位移位寄存器，串行輸入時(shí)經(jīng)（ ）個(gè)脈沖后， 8位數(shù)碼全部移入寄存器中。 (2 分） A:1 B:2 C:4 D:8 您選擇的答案 : 正確答案： D 知識(shí)點(diǎn)：對(duì)于移位寄存器，每輸入一個(gè)脈沖，寄存器中的信息移動(dòng)一次。 21 : 下列說法不正確的是（ ） (2 分） A:卡諾圖化簡(jiǎn)時(shí)所依據(jù)的原理是：具有相鄰性的最小項(xiàng)可以合并，并消去不同 的因子 B:卡諾圖中排列呈矩形的 4 個(gè)相鄰的最小項(xiàng)可以合并為一項(xiàng)，消去 2對(duì)因子 C:卡諾圖中排列呈矩形的 6 個(gè)相鄰的最小項(xiàng)可以合并為一項(xiàng)，消去 3對(duì)因子 D:卡諾圖中排列呈矩形的 8 個(gè)相鄰的最小項(xiàng)可以合并為一項(xiàng)，消去 3對(duì)因子 您選擇的答案 : 正確答案： C 知識(shí)點(diǎn)：卡諾圖化簡(jiǎn)邏輯函數(shù)時(shí)所依據(jù)的原理是：具有相鄰性的最小項(xiàng)可以合并，并消去不同的因子；合并最小項(xiàng)的規(guī)則是：如果有 2n個(gè)最小項(xiàng)相鄰并排列成一個(gè)矩形組，則它們可以合并為一項(xiàng)，消去 n 對(duì)因子 22 : 下列說法不正確的是（ ） (2 分） A:同步時(shí)序電路中，所有觸發(fā)器狀態(tài)的變化都是同時(shí)發(fā)生的 B:異步時(shí)序電路的響應(yīng)速度與同步時(shí)序電路的響應(yīng)速度完全相同 C:異步時(shí)序電路的響應(yīng)速度比同步時(shí)序電路的響應(yīng)速度慢 D:異步時(shí)序電路中，觸發(fā)器狀態(tài)的變化不是同時(shí)發(fā)生的 您選擇的答案 : 正確答案： B 知識(shí)點(diǎn)：在同步時(shí)序電路中，所有觸發(fā)器狀態(tài)的變化都是在同一時(shí)鐘信號(hào)操作下同時(shí)發(fā)生的；而異步時(shí)序電路中， 觸發(fā)器狀態(tài)的變化不是同時(shí)發(fā)生的。一般地，異步時(shí)序電路的響應(yīng)速度比同步時(shí)序電路的響應(yīng)速度慢。 16 23 : 下圖電路中，當(dāng)控制變量 M為 1和 0 時(shí)電路分別為（ ）進(jìn)制計(jì)數(shù)器 (5分） A:13和 10 B:9 和 12 C:10和 13 D:12和 9 您選擇的答案 : 正確答案： D 知識(shí)點(diǎn)：本電路為可控進(jìn)制計(jì)數(shù)器。 M為 1時(shí)由上面的與門產(chǎn)生復(fù)位信號(hào)， M為0 時(shí)由下面的與門產(chǎn)生復(fù)位信號(hào)。 24 : 下列說法不正確的是（ ） (2 分） A:利用代入定理可將基本公式中的摩根定理推廣為多變量的形式 B:將邏輯式 Y中的所有 “ ? ” 和 “+” 互換， “0 ” 和 “1” 互換，就可得到 Y180。 C:摩根定理只是反演定理的一個(gè)特例 D:將邏輯式 Y中的所有 “ ? ” 和 “+” 互換， “0 ” 和 “1” 互換，就可得到 YD 您選擇的答案 : 正確答案： B 知識(shí)點(diǎn)：區(qū)分反邏 輯式和對(duì)偶式的變換方法 :將邏輯式 Y中的所有 “ ? ” 和 “+”互換， “0 ” 和 “1” 互換，可得到 YD；將邏輯式 Y 中的所有 “ ? ” 和 “+” 互換， “0 ” 和 “1” 互換，原變量和反變量互換，可得到 Y180。 25 : 下列哪個(gè)邏輯門可以實(shí)現(xiàn)吸收大負(fù)載電流功能 (2 分） A:鹵門 B:三態(tài)門 C:傳輸門 D:OD門 您選擇 的答案 : 正確答案： D 知識(shí)點(diǎn)： OD 門輸出并聯(lián)使用形成 “ 線與 ” 關(guān)系，可以實(shí)現(xiàn)吸收大負(fù)載電流功能 26 : 要使觸發(fā)器實(shí)現(xiàn)異步復(fù)位功能 Q*=0，則異步控制端為（ ） (2 分） A:RD’=0 ， SD’= 1 B:RD’=1 ， SD’=0 17 C:RD’=1 ， SD’=1 D:不確定 您選擇的答案 : 正確答案： A 知識(shí)點(diǎn)： SD’ 叫異步置位端， RD’ 叫異步復(fù)位端。只要在 SD’ 或 RD’ 加入低電平，即可立即將觸發(fā)器置 1或置 1，而不受時(shí)鐘信號(hào)和輸入信號(hào)的控制。觸發(fā)器正常工作時(shí)， SD’ 和 RD’ 應(yīng)處于高電平。 27 : 不可以作為同步時(shí)序邏輯電路存儲(chǔ)元件的觸發(fā)器是（ ） (2 分） A:SR 鎖存器 B:JK觸發(fā)器 C:D 觸發(fā)器 D:T 觸發(fā)器 您選擇的答案 : 正確答案： A 知識(shí)點(diǎn)：構(gòu)成同步時(shí)序邏輯電路存儲(chǔ)元件的觸發(fā)器必須是具有時(shí)鐘控制的。 28 : ()2 的等值八進(jìn)制數(shù)是（） (2分） A:15. 1 B:16. 5 C: 15. 5 D: 16. 1 您選擇的答案 : 正確答案： B 知識(shí)點(diǎn)：把每三位二進(jìn)制數(shù)分為一組，用等值的八進(jìn)制數(shù)表示。 29 : 函數(shù) F=A180。C180。+AB+B180。C180。，當(dāng)變量取值為（ ）時(shí)，