【文章內(nèi)容簡介】 信號，輸入信號線，低電平有效。表示 CPU 對 74ls373 進行讀操作。 WR :寫信號，輸 入信號線，低電平有效。表示 CPU 對 74ls373 進行寫操作。 RESET:復位信號，輸入信號線，高電平有效。 尋址線： CS 、 A0、 A1 CS :片選信號，輸入信號線，低電平有效。 數(shù)據(jù)存儲器擴展 89C51 片內(nèi)有 128 B 的 RAM 存儲器，在實際應用中僅靠這 128 B 的數(shù)據(jù)存儲器是遠遠不夠的。這種情況下可利用 89C51 單片機所具有的擴展功能，擴展外部數(shù)據(jù)存儲器。 89C51 單片機最大可擴展 64 KB RAM。常用的數(shù)據(jù)存儲器有靜態(tài) 數(shù)據(jù)存儲器 RAM 和動態(tài)數(shù)據(jù)存儲器，由于在實際應用中，需要擴展的容量不大，所以一般采用靜態(tài) RAM?？紤]到實際的情況我們采用 6264 進行擴展即可?？傻脭?shù)據(jù)擴展電路接線圖 。 本科生課程設計（論文） 4 圖 單片機 89c51 與 6264 連接系統(tǒng) 擴展 圖 74ls373 是一種帶三態(tài)門的 8D鎖存器，其管腳示意圖如下圖 所示： 圖 74LS373 引腳圖 其中 D0~D7 為 8 個輸入端； Q0~Q7 為 8個輸入端； LE 為數(shù)據(jù)打入端：當 LE 為“ 1”時，鎖存器輸出狀 態(tài)同輸入狀態(tài)：當 LE“ 0”時，數(shù)據(jù)打入端鎖存器； OE 為輸出允許端：當 OE =0 時，三態(tài)門打開； OE =1 時，三態(tài)門關(guān)閉，輸出高祖。 復位電路設計 單片機在啟動時都需要復位，以使 CPU 及系統(tǒng)各部件處于確定的初始狀態(tài)，并從初態(tài)開始工作。 89系列單片機的復位信號是從 RST引腳輸入到 芯片內(nèi)的施密特 觸發(fā)器 中的。當系統(tǒng)處于正常工作狀態(tài)時，且 振蕩器 穩(wěn)定后，如D03Q02D14Q15D27Q26D38Q39D413Q412D514Q515D617Q616D718Q719OE1LE117 4 L S 3 7 3.... 本科生課程設計（論文） 5 果 RST 引腳上有一個高電平并維持 2 個機器周期 (24 個振蕩周期 )以上，則CPU 就可以響應并將系統(tǒng)復位。單片機系統(tǒng)的復位方式有：手動按鈕復位和上電復位。 采用專用復位電路芯片構(gòu)成復位電路在實際應用系統(tǒng)中，為了保證復位電路可靠的工作，常將 RC 電路接施密特電路后再接入單片機復位端；或采用專用的復位電路芯片。 復位電路的極性電容 C1 的大小直接影響單片機的復位時間，一般采用10~30uF，容值越大需要的復位時間越短。 時鐘電路設計 時鐘電路由一個晶體振蕩器 12MHZ 和兩個 33pF 的瓷片電容組成。時鐘電路產(chǎn)生單片 機工作所需要的時鐘信號，而時序所研究的是指令執(zhí)行中各信號之間的相互關(guān)系。單片機本身就如一個復雜的同步時序電路，為了保證同步工作方式的實現(xiàn)，電路應在唯一的時鐘信號控制下嚴格工作。 單片機芯片內(nèi)部有一個高增益反相放大器，其輸入端為芯片引腳 XTAL1，輸出端為引腳 XTAL2，在芯片外部通過兩個引腳跨接晶體振蕩器和微調(diào)電容，形成反饋電路，可得時鐘電路圖（圖 ）。 圖 時鐘電路圖 振蕩電路產(chǎn)生的振蕩脈沖并不直接使用，而是經(jīng)分頻后再為系統(tǒng)所用振蕩脈沖經(jīng)過二分頻后才作為系統(tǒng)的時鐘信號。在二分頻的 基礎(chǔ)上再三分頻產(chǎn)生 ALE 信號，再二分頻的的基礎(chǔ)上再六分頻得到機器周期信號 。 晶振 Y1也可以采用 6MHz 或者 ，在正常工作的情況下可以采用更高頻率的的晶振，晶振的振蕩頻率直接影響單片機的處理速度，頻率越大單片機處理速度越快。本設計采用 110592MHz，圖中用約等于 12MHz。 起振電容 C C3一般采用 15~33uF，并且電容離晶振越近越好，晶振離單片機越近越好。本設計中 C C3 采用 33uF。 Y11 2M H zC1 3 3p FC2 3 3p FGNDX T A L 1X T A L 2. ... 本科生課程設計（論文） 6 CPU 最小系統(tǒng)圖 本設計中的 89C51 的最小系統(tǒng)包括 89C51 單片機 ， 數(shù)據(jù)存儲器擴展電路 ， 晶振電路， 按鍵 復位電路 。 圖 單片機系統(tǒng)最小系統(tǒng)圖 本科生課程設計（論文） 7 第 3章 交通燈控制輸入輸出接口電路設計 交通信號燈模擬控制的硬件 設計 交通信號燈模擬控制的硬件電路 如圖 所示。從圖中可以看出，交通信號燈的控制通過單片機的 P1 口實現(xiàn)。 、 、 用來控制東西向的信號燈，、 、 用來控制南北向的信號燈。當端口給出高電平時，相應的指示燈才亮；而當端口給出低電平時，相應的指示燈處于滅的狀態(tài)。 人機對話接口電路設計 倒計時器的電路原理圖主要有 CPU 內(nèi)核、實時日歷時鐘芯 片和現(xiàn)實及其驅(qū)動電路三部分組成。 圖 交通信號燈模擬控制的硬件電路 V C CP 0 . 0P 0 . 1P 0 . 1P 0 . 1P 0 . 1P 0 . 1P 0 . 1P 0 . 1RDWRI N T 1A L EP 2 . 3WRRDAD04AD15AD26AD37AD48AD59AD610AD711DS17R / W15