嵌入式系統(tǒng)原理及應用復習知識點總結(jié)報告(編輯修改稿)
2025-05-14 00:51 本頁面
【文章內(nèi)容簡介】 。：在數(shù)據(jù)塊操作，上下文切換，棧操作方面比單寄存器傳送指令效率更高，但缺點是增加了中斷延遲。，退出異常時需要執(zhí)行哪些操作，處理器響應(1)將CPSR的內(nèi)容保存到將要執(zhí)行的異常中斷模式的SPSR中（2）設置當前程序狀態(tài)寄存器CPSR中的模式字段位（3）將異常發(fā)生時程序的下一條指令地址保存到新的異常模式的R14寄存器中（4）強制對程序計數(shù)器賦值，使程序從異常所對應的向量地址開始執(zhí)行中斷服務子程序。退出異常時操作如下：（1）所有修改過的用戶寄存器必須從處理程序的保護棧中恢復（2）恢復被中斷程序在被中斷時刻的CPSR寄存器（3）返回到發(fā)生異常中斷的指令位置或者異常中斷的下一條指令處執(zhí)行。（4）清除CPSR中的中斷禁止標志位。8. ARM指令集有何特點（1）ARM指令集都是32位的（2）ARM指令集都采用Loadstore架構(gòu)（3）所有指令都可以條件執(zhí)行寄存器尋址，立即數(shù)尋址，寄存器移位尋址，寄存器間接尋址，基址尋址，多寄存器尋址，棧尋址，塊拷貝尋址，相對尋址。（1）保存指令地址（2）SPSR _mode=CPSR（2）設置CPSR（模式，中斷，狀態(tài)）（3）R14=PC（保存返回地址）（4）PC=異常入口地址11．ARM從異常中斷返回過程：（1）從SPSR恢復CPSR（2）從LR恢復PC（3）出棧：（1）內(nèi)嵌匯編（2）匯編和C變量回訪（3）匯編和C相互調(diào)用第四章：1）ROM:容量小，只讀，非易失——用作BootLoader載體；2）SRAM：容量較大，儲存密度低，讀寫快；3）DRAM：密度高，讀寫快，成本低，2ms刷新一次；4）SDRAM：密度高，容量8~512MB，R/M與CPU一致，成本低，——用作外部存儲器；5）Flash：大容量，中低密度，集成度高，成本低，速度快——用作外部存儲器。存儲器的性能指標：易失性、只讀性、位容量、速度、功耗、可靠性、價格。Nor Flash和Nand Flash的技術(shù)特點：共同特點——先擦除Nor Flash ：1）32M以下，可擦寫10萬次；2）以“字節(jié)”為單位；3）可以做到芯片內(nèi)執(zhí)行；4）讀取速度快；5）與處理器總線連接Nand Flash：1）32M以下，可擦寫100萬次；2）以“頁”為單位；3）不能芯片內(nèi)執(zhí)行；4）寫速度快；5）I/O連接方式；I^2總線：1）同步串行總線；2）連接MCU和外設ADC，LED等；3）雙向兩線結(jié)構(gòu)；4）適合近距離非常性數(shù)據(jù)通信；5）主從、多主分布通信網(wǎng)絡。 SPI總線：1）同步串行接口；2)連接MCU和外設；3）4線；4）主從分布式通信網(wǎng)絡；CAN總線：1）串行現(xiàn)場總線；2）應用與汽車電子；3)CAN控制器集成在SOC內(nèi)部；：（1）可進行傳輸波特率設定（2）將接收到的串行數(shù)據(jù)變換為主機內(nèi)部的并行數(shù)據(jù)（3）把機內(nèi)并行數(shù)據(jù)轉(zhuǎn)換為輸出串行數(shù)據(jù)（4）設定數(shù)據(jù)傳輸?shù)膸袷剑?）對輸入輸出的串行數(shù)據(jù)流進行奇偶校驗處理，以及進行數(shù)據(jù)收發(fā)，緩沖處理等。6．C語言程序?qū)PIO的讀寫規(guī)范：（1）在頭文件中對控制GPIO的寄存器進行宏定義（2）使用限定符Valatile（1）串行外設連接（2）支持即插即用（3）連接容易，使用方便（4）獨立供電，降低外設成本（5）速度快（1）嵌入式處理器+以太網(wǎng)芯片 對處理器沒有特殊要求，只要求正確把以太
教學教案相關(guān)推薦
鄂ICP備17016276號-1