【文章內(nèi)容簡介】 1I0 圖 倒 T形電阻網(wǎng)絡(luò) D/A轉(zhuǎn)換器 電路設(shè)計如圖 所示，包括由 R2R組成的電阻網(wǎng)絡(luò)、模擬電子開關(guān)和集成運算放大器。 對于電阻網(wǎng)絡(luò)，無論從哪個 R2R 節(jié)點看，等效電阻都是 R，因此，從參考電壓端輸入的電流為： IR=VREF/R 根據(jù)分流公式，各支路電流為： I7=I/21I6 =I/22I5 =I/23I4 =I/24I3 =I/25I2 =I/26I1 =I/27I0 =I/28 于是，經(jīng)過運算放大器輸出的模擬電壓 VO 為： VO = RF∑ Ii= Rfb VREF/R 28(D7 27 +D6 26 +D5 25+ D4 24+D3 23+D2 22+D1 21+D0 20) 其中 VREF 進行 D/A 轉(zhuǎn)換的系統(tǒng)提供的參考電壓， Rfb為集成運算放大器的反饋電阻， D7 ~ D0 取值為 0 或 1,0 表示切換開關(guān)與地相連， 1 表示與參 考電壓相連。通過上述電路，即完成了二進制數(shù)字信號到模擬電壓信號的轉(zhuǎn)換。 ○ 2 數(shù)模轉(zhuǎn)換器的主要技術(shù)指標 D/A 轉(zhuǎn)換器的指標有很多，使用者最關(guān)心的幾個指標如下。 （ 1） 分辨率 分辨率 指輸入給 D/A 轉(zhuǎn)換器的單位數(shù)字量引起的模擬量輸出的變化，通常定義為輸出滿刻度值與 2n之比（ n 為 D/A 轉(zhuǎn)換器的二進制位數(shù)）。顯然，二進制位數(shù)越多，分辨率越高，即 D/A轉(zhuǎn)換器對輸入量變化的敏感程度越高。例如， 8位的 D/A 轉(zhuǎn)換器，若滿量程輸出為 10V，根據(jù)分辨率定義，則分辨率為 10V/2n,分辨率為 10V/256=,即輸入的二進制最低位的變化可引起輸出的模擬電壓變化 ,該值占滿量程的 %，常用 1LSB表示。 同理： 10 位 D/A 轉(zhuǎn)換 1LSB==%滿量程 12 位 D/A 轉(zhuǎn)換 1LSB==%滿量程 16 位 D/A 轉(zhuǎn)換 1LSB==%滿量程 使用時，應(yīng)根據(jù)對 D/A 轉(zhuǎn)換器分辨率的需要來選定 D/A 轉(zhuǎn)換器的位數(shù)。 （ 2） 轉(zhuǎn)換精度 轉(zhuǎn)換精度以最大的靜態(tài)轉(zhuǎn)換誤差的形式給出。這個轉(zhuǎn)換誤差包含非線性誤差、 比例系數(shù)誤差以及飄逸誤差等綜合誤差。應(yīng)該注意，精度和分辨率是兩個概念。精度是指轉(zhuǎn)換后所得的實際值對于理想值的接近成都，而分辨率是指能夠?qū)D(zhuǎn)換結(jié)果發(fā)生影響的最小輸入量，分辨率很高的 D/A 轉(zhuǎn)換器并不一定具有很高的精度。 （ 3） 相對精度 相對精度是指在滿刻度已經(jīng)校準的前提下，在整個刻度范圍內(nèi)，對應(yīng)于任一數(shù)碼的模擬量輸出與它的理論值之差。通常用偏差幾個 LSB 來表示和該偏差相對滿刻度的百分比表示。 （ 4） 建立時間 建立時間是描述 D/A 轉(zhuǎn)換器轉(zhuǎn)換快慢的一個參數(shù)，用于表明轉(zhuǎn)換時間或轉(zhuǎn)換速度。其值為從輸入數(shù)字量到輸出達到種植 誤差177。 (1/2)LSB（最低有效位）時所需的時間。電流輸出的轉(zhuǎn)換時間較短，而電壓的轉(zhuǎn)換器，由于要加上完成 IV轉(zhuǎn)換的運算放大器的延遲時間，因此轉(zhuǎn)換時間要長一些?？焖?D/A 轉(zhuǎn)換器的轉(zhuǎn)換時間可控制在 1us 以下。 （ 5） 線性度 通常用非線性誤差的大小表示 D/A 轉(zhuǎn)換器的線性度，輸入輸出特性的偏差與滿刻度輸出之比的百分數(shù)表示非線性誤差。一定溫度下的最大非線性誤差一般為 %～ %. ○ 3 DAC0832 芯片主要特性與結(jié)構(gòu) DAC0832 系列為美國國家半導(dǎo)體公司生產(chǎn)的具有 2個數(shù)據(jù) 寄存器的 8位分辨率的 D/A轉(zhuǎn)換芯片。此芯片與微處理器完全兼容，可以完全相互代換，并且價格低廉，接口簡單，轉(zhuǎn)換控制容易，在單片機應(yīng)用系統(tǒng)中得到了廣泛的應(yīng)用。 1． DAC0832 的主要特性 ? 分辨率為 8 為； ? 轉(zhuǎn)換時間為 1us； ? 可單緩沖、雙緩沖或者直接數(shù)字轉(zhuǎn)換； ? 只需在滿量程下調(diào)整其線性度； ? 邏輯電平輸入與 TTL兼容； ? 單一電源供電（ +5V～ +15V）； ? 低功耗（ ） 。 ? 基準電壓的范圍為177。 10V。 2． DAC0832 的內(nèi)部結(jié)構(gòu) DAC0832 的內(nèi)部結(jié)構(gòu)框圖如圖 所示。它由 8為輸入鎖存器、 8 為 DAC 寄存器、 8為 D/A 轉(zhuǎn)換器電路及轉(zhuǎn)換控制電路構(gòu)成，通過兩個輸入寄存器構(gòu)成兩級數(shù)據(jù)輸入鎖存。 8 位 輸 入鎖 存 器8 位 D A C寄 存 器8 位 D / A轉(zhuǎn) 換 器amp。amp。amp。D I 7 ～ D I 0I L EC SW R 1W R 2X F E RV C CA G N DR f bI O U T 1I O U T 2V r e fI L E 1 I L E 2 圖 DAC0832內(nèi)部邏輯框圖 使用時，數(shù)據(jù)輸入可以采用兩級鎖存（雙鎖存）、單級鎖存（一級鎖存，一級直通方式）或直接輸入（兩級直通）形式。上圖中， 2個與門電路組成據(jù)存期輸出控制邏輯電路，該邏輯電路得功能是進行數(shù)據(jù)鎖存控制，當 ILE1(ILE2)=1是，寄存器的輸出跟輸入數(shù)據(jù)變化。 2． DAC0832的引腳 各引腳功能如下： DI0～ DI7:8 位數(shù)據(jù)輸入線。 CS—— :片選信號輸入，低電平有效 。 ILE:數(shù)據(jù)鎖存允許控制信號，高 電平有效。輸入鎖存器的鎖存信號 LE1由 ILE、 CS—— 、 WR—— 的邏輯組合產(chǎn)生。當 ILE=1， CS—— =0,WR1 輸入負脈沖時， 圖 DAC0832 外部引腳圖 CSWR 1AGNDDI 3DI 2DI 1DI 0V refR fbDGND1234567891020191817161514131211V C CIL EWR 2X FE RDI 4DI 5DI 6D 17IO U T 2IO U T 1DAC0832 LE1——— 上產(chǎn)生正脈沖。當 LE1——— =1時，輸入 鎖存器的狀態(tài)隨數(shù)據(jù)輸入線的狀態(tài)變化， LE1———的負跳變將數(shù)據(jù)輸入線上的信息鎖入輸入寄存器。 WR—— 1：輸入寄存器寫選通輸入信號，低電平有效。 上述兩個信號控制輸入寄存器是數(shù)據(jù)直通方式還是數(shù)據(jù)鎖存方式，當 ILE=1和 WR—— 1=1 時，為輸入寄存器鎖存方式。 WR—— 2:DAC 寄存器寫選通輸入信號（輸入），低電平有效。 XFER———— ： 數(shù)據(jù)傳送控制信號（ 輸入 ） ，低電平有效。上述兩個信號控制 DAC 寄存器是數(shù)據(jù)直通方式，當 WR—— 2=0 和 XFER———— =0時，為 DAC 寄存器直通方式；當 WR—— 2=1或 XFER———— =1時，為 DAC 寄存器鎖存方式。 IOUT IOUT2：電流輸出， IOUT1+IOUT2=常數(shù)。 Rfb ：反饋電阻輸入端。內(nèi)部接反饋電阻，外部通過該引腳接運放輸出端。為了取得電壓輸出，需要在電壓輸出端接運算放大器， Rfb 即為預(yù)算放大器的反饋電阻端。 Vref：基準電壓，其值為 10V～ +10V。 AGND：模擬信號地。 DGND：數(shù)字信號地，為工作電源地和數(shù)字邏輯地，可在基準電源處進行單點共地。 VCC：電源輸入端，其值為 +5V～ +15V。 ○ 4 DAC0832 芯片與單片機的接口 DAC0832 根據(jù)控制信號的接法可分為三種工作方式：直通方式、單緩沖方式、雙緩沖方式。 1． 單緩沖方式 此時輸入鎖存器和 DAC 寄存器相應(yīng)的控制信號引腳分別在一起，是數(shù)據(jù)直接寫入 DAC寄存器，立即進行 D/A 轉(zhuǎn)換，（這種情況下，輸入鎖存器不起鎖存作用）。此方式適用于只有一路模擬量輸出，或有幾路模擬量輸出但是并不要求同步的系統(tǒng)。 圖 DAC0832與 89C51的接口電路。 Vref接 5V時， IOUT1 輸出電流經(jīng) 運算放大器輸出 0～ +5V 單極性電壓。由于 CS 和 XFER 都與單片機的 。因此，輸入鎖存器和 DAC寄存器的地址都為 FEFFH。 CUP對 DAC0832 執(zhí)行一次寫操作，則將一個數(shù)據(jù)直接寫入 DAC 寄存器， DAC0832 的輸出模擬量隨之變化。由于 DAC0832 具有數(shù)字量的輸入鎖存功能，所以數(shù)字量可以直接從從單片機的 P0口送入到 DAC0832。 執(zhí)行下面幾條指令就能完成一次 D/A 轉(zhuǎn)換： MOV DPTR,0FEFFH ；指向 DAC0832 口地址（ 為 0） MOV A,data MOVX @DPTR,A ；啟動 D/A 轉(zhuǎn)換 單極性輸出 V0 的正負由 Vref 的極性確定。當 Vref的極性為正時， Vo為負；當 Vref 的極性為負時， Vo 為正。 在本系統(tǒng)中需要輸出雙極性模擬電壓，因此要在系統(tǒng)后面再加一級運放，由二級運放得到雙極性電壓。 P 2 . 08 9 C 5 1P 0W RC SX F E RD I 0～D I 7V S SW R 1W R 2D G N DDAC0832V C CI L E5 VR f bI O U T 2I O U T 1V r e fv o u t 圖 DAC0832 單緩沖模式接口電路 對于多路 D/A 轉(zhuǎn)換輸出，如果要求同步進行，可以采用雙緩沖同步方式。DAC0832 工作于雙緩沖工作方式時，數(shù)字量的輸入鎖存和 D/A轉(zhuǎn)換時分兩步完成的。 首先 CPU 的數(shù)據(jù)總線分時的向各路 D/A轉(zhuǎn)換器輸入要轉(zhuǎn)換的數(shù)字量，并將其鎖存在各自的輸入鎖存器中，然后 CPU 對所有的 DAC 發(fā)出控制信號，使各個 DAC輸入鎖存器中國的數(shù)據(jù)打入 DAC 寄存器，實現(xiàn)同步轉(zhuǎn)換輸出，如圖 所示。 P 2 . 58 9 C 5 1P 0W RC SX F E RD I 0～D I 7W R 1W R 2DAC0832V C CI L E5 VR f bI O U T 2I O U T 1V r e fv o u t 1C SX F E RD I 0～D I 7W R 1W R 2DAC0832V C CI L ER f bI O U T 2I O U T 1V r e fv o u t 25 VP 2 . 7P 2 . 6 圖 DAC0832 雙緩沖模式接口電路 由于兩個 鎖存器分別占用兩個地址，因此在程序中需要使用兩條傳送指令才能完成一個數(shù)字量的模擬轉(zhuǎn)換。 89C51 的 和 分別選擇兩路 DAC 的輸入鎖存器， 連接到兩路 DAC的 XFER———— 端的控制同步轉(zhuǎn)換。 完成兩路 D/A同步轉(zhuǎn)換的程序段如下： MOV DPTR,0DFFFH 。指向 DAC0832（ 1）輸入鎖存器 MOV A,data1 MOV @DPTR,A ； data1 送 DAC0832(1)輸入鎖存器 MOV DPTR,0BFFFH ；指向 DAC0832(2)輸入鎖存器 MOV A,data2 MOVX @DPTR,A 。data2 送 DAC0832(2)輸入鎖存器 MOV DPTR,7FFFH ；同時啟動 DAC0832(1)和 DAC0832(2) MOVX @DPTR,A ；完成 D/A 轉(zhuǎn)換輸出 在需要多路 D/A 轉(zhuǎn)換輸出的場合，除了采用上述方法外，還可以采用多