eda課程設(shè)計(jì)報(bào)告書--智力競賽搶答器(編輯修改稿)
2025-04-19 00:27 本頁面
【文章內(nèi)容簡介】 下來介紹各模塊的工作原理。2 模塊一：搶答器模塊邏輯原理圖：原理圖說明：A~E輸入端代表五個參賽選手，F(xiàn)輸入端為置零端，主持人控制，QA~QE輸出端接發(fā)光二極管。當(dāng)F置于低電平時，5個DFF觸發(fā)器都被置零，A~E都無法搶答，當(dāng)F置于高電平時，搶答開始，強(qiáng)中者對應(yīng)的發(fā)光二極管發(fā)光，并通過非門和與門將CP信號封鎖，并輸入低電平到DFF中，則其他選手再次按鍵時結(jié)果不會改變，實(shí)現(xiàn)了一人搶答后，其他人不能再做答，當(dāng)主持人F清零后，與門處的CP信號打開，主持人F重新置于高電平試則可重新?lián)尨?。仿真波形圖：仿真圖說明：當(dāng)主持人F置于低電平時，選手無法搶答；當(dāng)主持人置于高電平時，選手開始搶答，首先搶答的是E，對應(yīng)的QE二極管發(fā)光，其他人搶答對結(jié)果沒影響；當(dāng)主持人F清零后，E的二極管由亮到滅，當(dāng)主持人F重新置于高電平試搶答重新開始。3 模塊二：分頻模塊邏輯原理圖：原理圖說明：三個74160十進(jìn)制計(jì)數(shù)器組成一個732進(jìn)制的計(jì)數(shù)器，當(dāng)計(jì)數(shù)到731時三個計(jì)數(shù)器的LDN同時置零，計(jì)數(shù)重新從0開始，完成了732分頻。輸入端FPKG是分頻器開關(guān)，當(dāng)FPKG為低電平時，3個74160計(jì)數(shù)器清零，當(dāng)FPKG為高電平時，將輸進(jìn)來的732HZ的脈沖分頻成1HZ的脈沖，并從輸出端1HZ輸出，為兩秒計(jì)時器和十秒倒計(jì)時器提供時鐘脈沖，F(xiàn)PKG此開關(guān)保證了此模塊可以與之外的其他模塊保持同步性。仿真波形圖：仿真說明：當(dāng)FPKG為高電平時732HZ的脈沖通過分頻器被分頻成1HZ的脈沖，并從1HZ端輸出。當(dāng)FPKG為低電平時，不能進(jìn)行分頻，1HZ端一直輸出低電平。4 模塊三：10s倒計(jì)時模塊邏輯原理圖：
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1