【文章內(nèi)容簡介】 4 5 6 7 8 設備優(yōu)先級由編碼器連接方式確定。 1中斷、 2中斷、 1和 2同時中斷 設備優(yōu)先級由鏈式電路連接順序確定。 雛菊花鏈式排隊電路 B1 B2 … H1 H2 G1 G2 … CPU的中斷響應信號 INTA 到設備 1的中斷響應信號輸出 到設備 2的中斷響應信號輸出 到設備 7的中斷響應信號輸出 到設備 8的中斷響應信號輸出 1 2 3 4 5 6 7 8 可由程序設置的 中斷允許寄存器 由外設設置的 中斷請求寄存器 … … 至 CPU的 INTR引腳 + 1 2 3 4 5 6 7 8 A1 A2 接口的中斷方式電路 （同 P195圖） 程序中斷與子程序調(diào)用的區(qū)別 ? 子程序的執(zhí)行是程序員事先安排好的（由調(diào)用子程序的指令轉(zhuǎn)入）；中斷服務子程序的執(zhí)行 一般由隨機的中斷事件 引發(fā)。 ? 子程序的執(zhí)行受到主程序或上層子程序的控制；中斷服務子程序一般與被中斷的現(xiàn)行程序無關(guān)。 ? 不存在同時調(diào)用多個子程序的情況，因此子程序不需要進行優(yōu)先級排隊；而不同中斷源則可能同時向 CPU提出服務請求。 微處理器中的中斷設置其實和人類活動相似，微處理器畢竟是一門人造科學。 直接存儲器訪問（ DMA）方式 ? 程序查詢傳送方式的特點 ? 電路簡單 ? 不能實時響應 ? 適用于簡單的無實時性要求的場合 ? 需要 CPU參與 ? 程序中斷傳送方式的特點 ? 實時響應，需要中斷控制電路 ? 適用于傳輸數(shù)據(jù)量較少，而要求實時性較高的場合 ? 需要 CPU參與 ? DMA方式 ? 解決一次性傳輸大量數(shù)據(jù) ? 一般用于存儲器與 I/O之間， CPU不參與傳輸而運行其他程序 DMA 控制方式 ? 內(nèi)存與外設間有 大量數(shù)據(jù) 交換時，采用中斷方式，每傳送一次數(shù)據(jù)，就必須經(jīng)歷中斷處理的全部步驟，而且一般需要 借助 CPU內(nèi)部的寄存器作為中介 ? DMA方式： 不用 CPU的寄存器作傳數(shù)中介 , 完成存儲器和外設間的直接傳數(shù)， CPU必須將系統(tǒng)總線的控制權(quán)讓給 DMAC DMA 控制方式 DMA特點：數(shù)據(jù)不通過 CPU，而由 DMAC直接完成存儲單元或 IO端口之間的數(shù)據(jù)傳送。 程序 /中斷控制方式 ：以 CPU為控制中心。 DMA控制方式 ： DMAC管理大部分的 I/O事物， 完成傳送后 DMAC主動通知 CPU。 DMA方式原理方框圖 CPU DMA 控制器 存儲器 IO外設 請求 響應 HLDA HOLD DB ABamp。CB PC機中的 DMA 數(shù)據(jù)緩沖器 地址緩沖器 數(shù)據(jù)總線 地址總線 時序控 制邏輯 IOR MEMR MEMW 片選 IOW CLK 計數(shù)指示 總線請求 復位 總線仲裁邏輯 DMA控制邏輯 地址寄存器 計數(shù)寄存器 狀態(tài)寄存器 總線響應 DMA請求 DMA應答 DMA控制器結(jié)構(gòu) 外設申請DMA操作 總線響應 DMA DMAC初始化 DMAC傳輸 DMAC具備的功能 ? 向 CPU發(fā)出總線請求信號 HOLD。 ? 當 CPU允許出讓總線控制權(quán)時，能夠接收 CPU發(fā)出的總線應答信號 HLDA，并接管總線進入 DMA方式。 ? 具有尋址功能，對存儲器及 I/O尋址并修改地址指針。 ? 具有控制邏輯，能發(fā)出讀 /寫控制信號。 ? 決定傳輸?shù)淖止?jié)數(shù)，并判斷 DMA是否結(jié)束。 ? 發(fā)出 DMA結(jié)束信號，交出總線權(quán)，使 CPU恢復正常工作狀態(tài) 55 56 存儲器 CPU DMAC I/O 地址總線 AB 總線請求 總線響應 DMA請求 DMA響應 數(shù)據(jù)總線 DB 控制總線 CB DMA傳送過程 請求 DMAC 總線請求 總線響應 響應 ?可在 I/O設備和存儲器之間直接傳送數(shù)據(jù)。 ?傳送時，源和目的均直接由硬件指定。 ?傳輸?shù)臄?shù)據(jù)塊長度需要指定，計數(shù)由硬件自動進行。 ?在一批數(shù)據(jù)傳輸完成后，一般通過中斷方式通知 CPU進行后續(xù)處理。 ?CPU和 I/O設備能在一定程度上并行工作，效率高。 ?一般用于高速批量數(shù)據(jù)的傳輸 通道方式 I/O處理機 ：采用專用計算機（通道 Channel、外 圍處理機 PPU）來負責 I/O工作。 智能終端、智能外設 無握手并行接口 （對應無條件程序控制方式） 端口 譯碼器 WR RD AB DB ? 外設數(shù)據(jù)變化緩慢，始終處于就緒狀態(tài) ,如開關(guān)或 LED ? 接口結(jié)構(gòu)簡單（通常只需要 數(shù)據(jù)端口 ），適用面較窄 數(shù)據(jù)輸入 緩沖器端口 數(shù)據(jù)輸出 鎖存器端口 開關(guān)組 LED組 實例 —— 鍵盤接口 一、 線性鍵盤： 按鍵并聯(lián)方式與接口連接 1. 每一個按鍵需要占用 I/O接口的一根口線 2. 由程序處理按鍵的操作情況 二、 矩陣鍵盤： 按鍵按照行、列方式排列 1. 比線性鍵盤節(jié)約 I/O口線 2. 非編碼鍵盤： CPU處理按鍵的操作，減低了CPU的效率 3. 編碼鍵盤 ：專用的單片機處理按鍵操作，緩減了 CPU的負擔 矩陣鍵盤結(jié)構(gòu) 8 位 并行 輸入 端口 8 位 并行 輸出 端口 +5V 10k Ω 10k Ω 10k Ω 10k Ω 第 0 行 第 1 行 第 2 行 …… 第 7 行 第 0 列 第 1 列 第 2 列 第 3 列 …… 第 7 列 采用行掃描法和行反轉(zhuǎn)法識別按鍵 第一步：判斷是否有鍵按下 1. 輸出端口的各位都為低電平，即各列都為 0 2. 讀取 輸入端口 數(shù)據(jù)，如果輸入不等于 FFH， 則有鍵被按下 第二步：確定按鍵號 ：令 輸出端口 的某一列為 低電平 ，其它列為高電平；讀取 該列對應 的輸入端口 值，看是否有行線處于低電平 ：低電平 0對應的那一位。 行掃描法 采用行反轉(zhuǎn)法的 8 8矩陣鍵盤 8位并口B +5V 10k Ω 10k Ω 10k Ω 10k Ω …… 1. A口輸出全 0（“ 00H”）。 2. B口輸入如為全 1（“ 0FFH”）則表明無鍵按下，退出；否則 B口讀入值包含按鍵所在列信息（如“ 0FEH”表示按鍵在 第 0列 ） 。 3. B口輸出步驟 2中讀入的數(shù)據(jù)（如“ 0FEH”）。 （如“ 0FBH”表示按鍵在第 2行）。 2及 4中讀入的信息計算按鍵編碼。 …… 8位并口A 鍵盤接口實例 ARM也可通過 GPIO口與鍵盤相連 AT89C52 數(shù)碼顯示接口 共陰結(jié)構(gòu)： 輸入控制端為高電平時，對應的 LED亮； 共陽結(jié)構(gòu)： 輸入控制端為低電平時，對應的 LED亮； 多位數(shù)碼管組成的數(shù)碼顯示屏可以有動態(tài)和靜態(tài)兩種顯示方式。 數(shù)碼屏顯示方式 一、靜態(tài)顯示：顯示位數(shù)少時使用 1. 各 位 （ 8段）輸入控制端分別與接口電路的輸出端相連，占用 I/O端口資源多； 2. 各 段 （ LED）恒定地導通或截止； 二、動態(tài)顯示：顯示位數(shù)多時使用 1. 各位共享輸入控制端，占用 I/O端口資源少； 2. 需同時進行 位選 （選中被點亮的位）和 段選 （輸入控制端確定各 LED的發(fā)光情況） 3. 各位輪流顯示一遍的總時間不能過長（不大于 20ms）； 6 8數(shù)碼顯示屏靜態(tài)顯示接口 6 8數(shù)碼顯示屏動態(tài)顯示接口 帶鎖存功能的并行輸出端口 D 0 ~D 7 D 7 D 6 D 5 D 4 D 3 D 2 D 1 D 0 D 5 D 4 D 3 D 2 D 1 D 0 位 0 位 1 位 2 位 3 位 4 位 5 D 0 ~D 5 段選有效 位選有效 帶鎖存功能的并行輸出端口 帶握手的并行接口 數(shù)據(jù)緩沖器 (輸入端口 ) 狀態(tài)緩沖器 （輸入端口） 鎖 存 器 輸 入 設 備 數(shù)據(jù)端口讀選通 狀態(tài)端口讀選通 輸入選通 輸入數(shù)據(jù) R Q D ＋ 5V DB（數(shù)據(jù)、狀態(tài)） READY (1bit) 數(shù)據(jù)鎖存器 （輸出端口） 狀態(tài)緩沖器 (輸入端口 ) 輸 出 設 備 輸出選通 R Q D ＋ 5V DB（數(shù)據(jù)、狀態(tài)） BUSY(1bit) ① ④ ACK ③ 狀態(tài)端口讀選通 數(shù)據(jù)端口寫選通 ② ⑤ ⑥ ① ② ③ ④ 接口避免了對端口的“盲讀”、“