課程設(shè)計(jì)--籃球競(jìng)賽24秒計(jì)時(shí)器(編輯修改稿)
2025-02-13 04:44 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 圖4 計(jì)數(shù)器及譯碼顯示電路計(jì)數(shù)器采用74LS192同步可逆雙時(shí)鐘計(jì)數(shù)器[5]，其管腳引線排列圖如圖4所示。74LS192的UP/ DOWN端分別是加/減計(jì)數(shù)器的時(shí)鐘輸入端。在置數(shù)控制端LOAD=1. 清零端CLR=0的情況下，若DOWN=1，計(jì)數(shù)脈沖加入到UP端，則計(jì)數(shù)器在預(yù)置數(shù)的基礎(chǔ)上完成加計(jì)數(shù)，CO端發(fā)出進(jìn)位負(fù)脈沖，若UP=1，計(jì)數(shù)脈沖加入到DOWN端，則計(jì)數(shù)器在預(yù)置數(shù)的基礎(chǔ)上完成減計(jì)數(shù)，當(dāng)減計(jì)數(shù)到0時(shí)，BO借位輸出端發(fā)出借位負(fù)跳變脈沖。LOAD為異步并行置數(shù)端，當(dāng)LOAD=0時(shí)，計(jì)數(shù)器置數(shù)，LOAD=1時(shí)。用兩片74LS192設(shè)計(jì)成二十四進(jìn)制減法計(jì)數(shù)器，由74LS48譯碼，7端碼顯示器顯示計(jì)時(shí)時(shí)間。計(jì)數(shù)器個(gè)位接成四進(jìn)制， .D 均接低電平“0”,計(jì)數(shù)器十位接成二進(jìn)制，A. B兩置數(shù)端接高電平“1”，“0”。計(jì)數(shù)脈沖信號(hào)接入個(gè)位計(jì)數(shù)器的DOWN減脈沖輸入端（UP端接高電平）。根據(jù)設(shè)計(jì)要求，計(jì)數(shù)器計(jì)數(shù)到零時(shí)停止計(jì)數(shù)，為此，將十位計(jì)數(shù)器的BO借位端與脈沖信號(hào)源通過(guò)與門(mén)連接，使計(jì)數(shù)到零時(shí)，BO=0，封鎖CP信號(hào)，計(jì)數(shù)器保持零狀態(tài)不變，控制電路發(fā)出報(bào)警聲信號(hào)，使報(bào)警電路工作，信號(hào)燈亮。 單元譯碼顯示電路的設(shè)計(jì) 圖5 單元譯碼顯示電路 用74LS48和共陰極LED顯示器組成，如圖7所示，74LS48輸入信號(hào)為BCD碼，輸出端為a、b、c、d、e、f、g共七線，另有3條控制線。LT端為測(cè)試端。在LT端接高電平的條件下，無(wú)論輸入端A、B、C、D為何值，a~g輸出全部為高電平，使7段顯示器件顯示“8”字型，此功能用于測(cè)試器件。RBI為滅零輸入端。在BI/RBO=1的條件下，當(dāng)輸入A、B、C、D不全為零時(shí)，仍能正常譯碼輸出，使顯示器正常顯示。BI/RBO端為消隱輸入端。該輸入端具有最高級(jí)別的控制權(quán)，當(dāng)該端為低電平時(shí)，不管其他輸入端為何值，輸出端a~g均為低電平，這可使共陰顯示器熄滅。另外，該端還有第二個(gè)功能─滅零信號(hào)輸出端，當(dāng)該位輸入的A、B、C、D=0000時(shí)，此時(shí)輸出低電平；若該位輸入的A、B、C、D不等于零，則輸出高電平。若將RBI與BI/RBO配合使用，很容易實(shí)現(xiàn)多位數(shù)碼顯示時(shí)的滅零控制。74LS48可直接驅(qū)動(dòng)共陰極LED數(shù)碼管而不需要外界限流電阻。此處要是保持?jǐn)?shù)碼管不黑屏就將BI/RB0，RBI置1就可以了，LT是檢查數(shù)碼管的好壞的，如果不需要的話直接接高電平。其他端口按照abcdefg的對(duì)應(yīng)關(guān)系連接好以保證顯示正確，確保接地成功。此處將BI/RB0、RBO、LT全部接
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1