【文章內(nèi)容簡介】 ，六進(jìn)制，二十四進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法。，及編碼。 燈的花樣顯示。 CPLD 技術(shù)的層次化設(shè)計(jì)方法。 功能說明，分，秒，計(jì)數(shù)顯示功能，以 24 小時(shí)循環(huán)計(jì)時(shí)。，調(diào)節(jié)小時(shí)、分鐘功能。，整點(diǎn)報(bào)時(shí)的同時(shí) LED 燈花樣顯示。 實(shí)驗(yàn)原理在同一 EPLD 芯片 EPF10K10 上集成了如下電路模塊：1．時(shí)鐘計(jì)數(shù)： 秒——60 進(jìn)制 BCD 碼計(jì)數(shù)；分——60 進(jìn)制 BCDD 碼計(jì)數(shù)；時(shí)——24 進(jìn)制 BCDD 碼計(jì)數(shù)；同時(shí)整個(gè)計(jì)數(shù)器有清零，調(diào)分，調(diào)時(shí)功能。在接近整數(shù)時(shí)間能提供報(bào)時(shí)信號(hào)。2．具有驅(qū)動(dòng) 8 位八段共陰掃描數(shù)碼管的片選驅(qū)動(dòng)信號(hào)輸出和八段字形譯碼輸出。編碼和掃描可參照“實(shí)驗(yàn)四” 。3．揚(yáng)生器在整點(diǎn)時(shí)有報(bào)時(shí)驅(qū)動(dòng)信號(hào)產(chǎn)生。4. LED 燈按個(gè)人口味在整點(diǎn)時(shí)有花樣顯示信號(hào)產(chǎn)生。 系統(tǒng)硬件1．主芯片 EPF10K10LC844。2．8 個(gè) LED 燈。東北石油大學(xué)本科生課程設(shè)計(jì)（論文）73．揚(yáng)聲器。4．8 位八段掃描共陰級(jí)數(shù)碼顯示管。5．三個(gè)按鍵開關(guān)（清零，調(diào)小時(shí)，調(diào)分鐘） 。東北石油大學(xué)本科生課程設(shè)計(jì)（論文）8第 3 章 數(shù)字鐘的底層電路設(shè)計(jì) 設(shè) 計(jì) 規(guī) 劃該數(shù)字鐘可以實(shí)現(xiàn) 3 個(gè)功能：計(jì)時(shí)功能、整點(diǎn)報(bào)時(shí)功能和重置時(shí)間功能，因此有 3 個(gè)子模塊：計(jì)時(shí)、報(bào)時(shí)（alarm1） 、重置時(shí)間(setminsethour1)。其中計(jì)時(shí)模塊有 3 部分構(gòu)成：秒計(jì)時(shí)器（second1） 、分計(jì)時(shí)器(minute1)、時(shí)計(jì)時(shí)器(hour1)。1. 秒計(jì)數(shù)模塊：秒計(jì)數(shù)，在頻率為 1HZ 的時(shí)鐘下以 60 次為循環(huán)計(jì)數(shù)，并產(chǎn)生進(jìn)位信號(hào)影 響分計(jì)數(shù)。 2. 分計(jì)數(shù)模塊：分計(jì)數(shù)，在秒進(jìn)位信號(hào)為高電平時(shí)，計(jì)數(shù)一次，同樣以 60次為一個(gè)循環(huán)計(jì)數(shù)，同時(shí)產(chǎn)生分進(jìn)位信號(hào)影響時(shí)計(jì)數(shù)。3. 時(shí)計(jì)數(shù)模塊：時(shí)計(jì)數(shù)，在分進(jìn)位信號(hào)為高電平時(shí)，計(jì)數(shù)一次，以 24 次為一個(gè)循環(huán)計(jì)數(shù)。4. 時(shí)間顯示模塊：通過選中不同的數(shù)碼管，同時(shí)進(jìn)行一定頻率的掃描顯示時(shí)，分，秒。5. 時(shí)間設(shè)置模塊：設(shè)置調(diào)試使能端，可以調(diào)時(shí)，分?；竟δ苁窃谑鼓芏藶楦唠娖綍r(shí)，可以使時(shí)和分循環(huán)計(jì)數(shù)；6. 整點(diǎn)報(bào)時(shí)模塊：在秒計(jì)數(shù)到 50 秒時(shí)，同時(shí)分計(jì)數(shù)到 59 分開始，豐鳴器產(chǎn)生每個(gè) 2 秒的鳴叫（500HZ） ，到整點(diǎn)是產(chǎn)生 750HZ 的鳴叫。7. 鬧鐘模塊：在設(shè)定鬧鐘鬧鈴時(shí)間后，當(dāng)鬧鐘使能端有效時(shí)，可在鬧鈴時(shí)間鬧鈴，并有彩燈顯示。 設(shè) 計(jì) 說 明首先分析數(shù)字時(shí)鐘，得出進(jìn)位法則大體相同，故所得時(shí)分秒進(jìn)位方式語法基本相同，因此可以將時(shí)分秒定義成六位輸出端口，即分別將時(shí)分秒定義為 3 個(gè)ponent，分別給予設(shè)計(jì)。東北石油大學(xué)本科生課程設(shè)計(jì)（論文）9 底層電路程序 秒 計(jì) 時(shí) 器 （ VHDL 語 言 編 譯 ）其代碼如下：（VHDL 語言）：LIBRARY ieee。use 。use 。ENTITY second ISPORT(clk, reset,setmin : IN STD_LOGIC。enmin : OUT STD_LOGIC。daout: out std_logic_vector (6 downto 0))。END entity second。ARCHITECTURE fun OF second ISSIGNAL count: STD_LOGIC_VECTOR( 6 downto 0)。BEGIN daout = count。 process ( clk , reset , setmin) begin enmin=k。 if (reset=39。039。) then count = 0000000。 elsif (setmin=39。039。) then enmin = clk。 elsif (clk 39。event and clk=39。139。) then if (count(3 downto 0)=1001) then if (count 1660) then if (count=1011001) then enmin=39。139。 count=0000000。 ELSE count=count+7。 end if。 else count=0000000。 end if。 elsif (count 1660) then count = count+1。 enmin=39。039。 after 100 ns。 東北石油大學(xué)本科生課程設(shè)計(jì)（論文）10 else count=0000000。 end if。 end if。 end process。END fun。在秒計(jì)時(shí)器的 clk 輸入一個(gè)周期為 5ns 的時(shí)鐘信號(hào)；清 0 端（reset）前面一小段（100ns）為低電平，后面均為高電平；置數(shù)端（set）前面一小段（200ns）為低電平，后面均為高電平；秒重置端（s1）可設(shè)置數(shù)值為 50 秒，保存波形圖，進(jìn)行仿真，產(chǎn)生如下波形： 圖 31 5na 時(shí)鐘信號(hào)由上述波形可以清楚的看到：當(dāng)清 0 信號(hào)（reset ）無效時(shí)，秒計(jì)時(shí)器置數(shù)，從 50 秒開始計(jì)數(shù)，到 59 秒時(shí)回到 0，并且輸出一個(gè)高電平。 分 計(jì) 時(shí) 器 （ VHDL 語 言 編 譯 ）其代碼（VHDL 語言）如下：LIBRARY ieee。use 。use 。ENTITY minute ISPORT(clk, clk1,reset,sethour : IN STD_LOGIC。enhour : OUT STD_LOGIC。daout: out std_logic_vector (6 downto 0))。END entity minute。ARCHITECTURE fun OF minute IS東北石油大學(xué)本科生課程設(shè)計(jì)（論文）11SIGNAL count: STD_LOGIC_VECTOR( 6 downto 0)。BEGIN daout = count。 process ( clk,reset,sethour) begin if (reset=39。039。) then count = 0000000。 elsif (sethour=39。039。) then enhour = clk1。 elsif (clk39。 event and clk=39。139。) then if (count(3 downto 0)=1001) then if (count 1660) then if (count=1011001) then enhour=39。139。 count=0000000。 ELSE count=count+7。 end if。 else count=0000000。 end if。 elsif(count 1660) then count = count + 1。 enhour=39。039。 after 100 ns。 else count=0000000。 end if。 end if。 end process。END fun。在分計(jì)時(shí)器的 clkm 輸入一個(gè)周期為 5ns 的時(shí)鐘信號(hào)；清 0 端（reset）前面一小段（100ns）為低電平，后面均為高電平；置數(shù)端（set）前面一小段（200ns）為低電平，后面均為高電平；分重置端（m1）可設(shè)置數(shù)值為 50 分，保存波形圖，進(jìn)行仿真，產(chǎn)生如下波形：東北石油大學(xué)本科生課程設(shè)計(jì)（論文）12 圖 32 分計(jì)時(shí)器信號(hào)由上述波形可以清楚的看到：當(dāng)清 0 信號(hào)（reset ）無效時(shí)，分計(jì)時(shí)器置數(shù)，從 50 分開始計(jì)數(shù)，到 59 秒時(shí)回到 0，并且從 enmin 輸出一個(gè)高電平。時(shí)計(jì)時(shí)器（hour）在時(shí)計(jì)時(shí)器的 clkh 輸入一個(gè)周期為 5ns 的時(shí)鐘信號(hào)；清 0 端（reset）前面一小段（100ns）為低電平，后面均為高電平；置數(shù)端（set）前面一小段（200ns）為低電平，后面均為高電平；時(shí)重置端（h1）可設(shè)置數(shù)值為 20 時(shí)，保存波形圖，進(jìn)行仿真，產(chǎn)生如下波形： 圖 33 時(shí)計(jì)時(shí)器信號(hào)由上述波形可以清楚的看到：當(dāng)清 0 信號(hào)（reset ）無效時(shí)，時(shí)計(jì)時(shí)器置數(shù)，從 20 時(shí)開始計(jì)數(shù)，到 23 時(shí)回到 0，并且從 enhour 輸出一個(gè)高電平。 時(shí)計(jì)時(shí)器（VHDL 語言）代碼如下： LIBRARY ieee。use 。use