【文章內容簡介】 000 高音 3 111111100 中音 3 111000000 高音 4 111111100 中音 4 111100000 高音 5 111111111 中音 5 111100000 休止符 0 00000000 開關選擇模塊設計 開關選擇模塊的設計， 我們通過 case語句， 對開發(fā)板上的撥碼快關的 4個輸入進行判斷，從而控制應該播放的是那一首歌曲。直接 case 語句直接對一個四位二進制數(shù)組進行選擇，如 1000 為第一首歌曲， 0100 為第二首歌曲， 0010 為第三首歌曲， 0001為第四首歌曲 ，其他則不進行播放 。 如： case switch is when 0001=dig=1。 when 0010=dig=2。 when 0100=dig=3。 when 1000=dig=4。 when others=dig=0。 end case。 音符 儲存 模塊設計 在記譜法中，用以表示音的高、低、長、短變化的音樂符號稱這音符。通過一定的節(jié)奏、節(jié)拍組織起一些相同或不同高低、長短的音符，即構成了一首具有一定音樂形象的曲調的基本部分。因此，要掌握簡譜的規(guī)律，首先必須認識各種音符，理解其意義。 畢業(yè)論文 第 3 章 音樂播放器設計 8 顯然，單用以上七個音是無法表現(xiàn)眾多的音樂形象的。在實際作品中，還有一些更高或更低的音，如在基本音符上方加記一個 ，表示該音升高一個八度，稱為高音；加記兩個 ： ，則表示該音升高兩個八度，稱為倍 高音。在基本音符下方加記一個 ，表示該音降低一個八度，稱為低音；加記兩個 ： ，則表示該音降低兩個八度，稱為倍低音。 在簡譜中，加記在單純音符的右側的、使音符時值增長的小圓點 ，稱為附點。加記附點的音符稱為附點音符。 附點本身并無一定的長短，其長短由前面的單純音符來決定。附點的意義在于增長原音符時值的一半，常用于四分音符和小于四分音符的各種音符之后。例如在簡譜中，加記在單純音符的右側的．使音符時值增長的小圓點 ，稱為附點．加記附點的音符稱為附點音符。 附點本身并無一定的長短，其長短由前面的單純 音符來決定。附點的意義在于增長原音符時值的一半，常用于四分音符和小于四分音符的各種音符之后。例如： 附點四分音符： 附點八分音符： 附點十六分音符： 在簡譜中，大于四分音符的單純音符通常不加記附點，而用增時線來表示。例如； 附點二分音符： 不用 表示。 帶有兩個附點的單純音符稱為復附點音符，第二個附點表示增長第一個附點時值的一半，即音符時 值的四分之 。例如： 復附點常用于器樂曲中，在歌曲中很少使用。 在大部分音樂中，多以 1/4為一拍，一拍則為一秒，同時在樂譜中， 而 最短的音符多為 1/16音符，因此為了達到四首歌曲的統(tǒng)一，我們將 1/16音符設置為計數(shù)器的一個計數(shù)，對應的 1/4音符則是四個計數(shù)。為了節(jié)省內 部資源，我們只演奏高潮部分。這樣的話，比如說《濤聲依舊》為 4/4拍的音樂，即一個小節(jié)有 4拍，而高潮部分共有 8個小節(jié)，所以在計數(shù)器的范圍上我們設定為 0~127，即 128位的計數(shù)器即可。另外，在設畢業(yè)論文 第 3 章 音樂播放器設計 9 計中為了讓歌曲循環(huán)播放，計數(shù)器設定計滿自動清零計數(shù)的功能，這樣，只要不斷電，不關開關，歌曲就可以自動循環(huán)播放了。 而 我們通過對音符頻率的編碼進行樂譜的彈奏與： 表 不同音符對應編碼表 音名 休止符 中音 1 中音 2 中音 3 中音 4 中音 5 中音 6 高音 7 編碼 0 1 2 3 4 5 6 7 音名 高音 1 高音 2 高音 3 高音 4 高音 5 低音 5 低音 6 低音 7 編碼 8 9 10 11 12 13 14 15 如歌曲中的龍的傳人第一節(jié)： when 00=ToneIndex=6。 when 01=ToneIndex=6。 when 02=ToneIndex=6。 when 03=ToneIndex=6。 when 04=ToneIndex=7。 when 05=ToneIndex=7。 when 06=ToneIndex=8。 when 07=ToneIndex=8。 when 08=ToneIndex=9。 when 09=ToneIndex=9。 when 10=ToneIndex=9。 when 11=ToneIndex=9。 when 12=ToneIndex=10。 when 13=ToneIndex=10。 when 14=ToneIndex=9。 when 15=ToneIndex=9。 四首 歌曲選擇 這次設計的 MIDI 音樂播放器所選擇的歌曲，是需要一些比較簡單且歌曲為 1/4拍的歌曲，音符符合芯片中所儲存的 16 個音符的歌曲 。 以為對于其他格式的音樂而言，MIDI 音樂相對會比較單調，而且會微略失真。所以經(jīng)過老師的建議與多次的選擇， 最后確定了《 龍的傳人 》、《濤聲依舊》、《隱形的翅膀》、《我愿意》四首歌，這四首歌旋律明朗，都是耳熟能詳?shù)牧餍懈枨阌诒孀R。 畢業(yè)論文 第 4 章 外圍電路設計 10 第 4 章 外圍電路設計 時鐘電路 這次的設計中我們除了由內部產(chǎn)生 4MHZ 的頻率外，還要通過外圍電路接入音樂節(jié)奏時鐘。 時鐘信號都是利用 555定時器構成的多諧振蕩電路所提供的。 音樂節(jié)奏時鐘 我們以 1/16 音符為最小計數(shù)單元，而這個音符所占用的時間理論值為 ，所以我們在外部接入 4Hz的時鐘信號給計數(shù)器，已滿足正常的音樂播放要求。 之所以采用外部接入的時鐘，而不用晶振直接分頻有兩個原因：一、晶振為 50MHz，而我們只需要 4Hz 的信號，這樣分頻 會占用太大 內部資源；二、 而由分頻出來的 4HZ要對音樂的速度進行調整過于困難，而通過外部接入則很簡單 。 如圖 4所示為 555定時器構成的多諧振蕩器電路。由 3腳輸出的脈沖頻率的計算公式如公式 (1)所示。 CRRf )21( ?? （ 1） 改變可變電阻的阻值就可以改變輸出頻率。我們要求輸出的頻率為 4Hz， C3=47uf，所以 R4+R5應為 。 為了使輸出的脈沖比較穩(wěn)定、減少外界干擾，將輸出的脈沖再經(jīng)過 D觸發(fā)器（ 7474）后送給 CPLD芯片，因此 555定時器件腳輸出的脈沖頻率應提高一倍（即 8Hz），這樣 R3+R4的阻值應為 。 圖 4 音樂節(jié)奏時鐘產(chǎn)生電路圖 畢業(yè)論文 第 4 章 外圍電路設計 11 音頻功率放大電路 由于 CPLD 內部輸出的信號比較弱，因此必須在揚聲器前 接 一個音頻功率放大電路才能實現(xiàn)我們的要求 ， 而且在該電路接 入 滑動變阻器，這樣可以通過調節(jié)滑動變阻器，改變放大器的放大倍數(shù)，從而調試出放大出來音 量 。 我們采用由集成功率放大器 LM386組成的音頻功率放大器，如圖 5 所示。其中 C7 是交流耦合電容，將功率放大器的交流輸出送到負載上，輸出信號通過 Rw接到 LM386 的同相端。 C6是退耦電容， R1(10K)C6網(wǎng)絡起到消除高頻自激振蕩作用。 圖 5 音頻功率放大電路圖 音樂彩燈閃爍控制電路 如圖 6所示。彩燈由 9個發(fā)光二極管構成 。高低電平控制著 九 個發(fā)光二極管的亮滅。 圖 6 開關電路及彩燈電路 畢業(yè)論文 第 5 章 系統(tǒng)調試 12 第 5 章 系統(tǒng)調試 系統(tǒng)調試 把程序下載到芯片內部后，將第四章所介紹的所有外圍電路與 CPLD 連接后，形成整個系統(tǒng) 。而調試則主要針對音樂節(jié)奏時鐘、音頻功率放大電路進行調試。 音樂節(jié)奏時鐘的調試 音樂節(jié)奏時鐘理論要求是 4Hz，在實際的演奏過程中，頻率稍微高于 4Hz 效果較好，通過改變 R3的電阻來改變音樂節(jié)奏適中，從而改變音樂節(jié)奏。經(jīng)過比較，最終將 R1 的組織定在 KΩ，音樂節(jié)奏時鐘的頻率 約 為 5Hz。 音頻功率放大的調試 通過調節(jié) Rw 的阻值來改變輸入到音頻放大器 LM386的音頻信號的電壓值， 經(jīng)過比 較，最終將 Rw 阻值定在 KΩ。 畢業(yè)論文 結論 13 結論 在這次的設計中我主要負責的部分是編程設計部分， 通過對芯片編程設計，加上 對必要的外圍電路 的一定了解 ， 完成 了這個 MIDI 音樂播放器的系統(tǒng)，整體工作量適中。在 老師的多次輔導以及與同學的交流中基本的完成了所需要的要求。由 添加 一 首歌曲 到四首歌曲 選擇播放，彩燈閃爍，不同音樂的調試，設計更人性化，合理化。 在此次設計中， 需然 所有設計要求 基本 全部實現(xiàn)，然而在音樂的播放質量上仍有一些 不好 ，可能是由于 音頻功率放大電路 的 連接 問題或者芯片內部產(chǎn)生信號不穩(wěn)定等關系 。 通過此次設計，對可 編程邏輯器件 CPLD 有了更深一步的了解， 對我們前面已經(jīng)學習過的知識（數(shù)字電路設計、硬件描述語言 VHDL及 CPLD、單片機、電子技術、接口技術、 Protel DXP 軟件等）回顧與更加精通了。并學會怎樣應用到實際中去，并增強對電子行業(yè)發(fā)展的了解。 這一次的設計對于我的畢業(yè)是必不可少的，有了這個設計與沒有這個設計的畢業(yè)時完全不一樣的，這個設計樣我了解到了，有時候我們認為很難甚至是不可能的事情，只要你動手去做，可能就是一件好簡單或是一件可能完成的事情。信心是我們在工作的路上不可缺少的感情，這一次的設計讓我對自己又了 信心，我相信我可以在以后的路上走的更好更耀眼。畢業(yè)論文 參考文獻 14 參考文獻 [1] 張麗萍，樓勇，朱堯富 .利用 VHDL語言設計數(shù)字電路 [J]. 機械與電氣 .. [2] 李洋 . 現(xiàn)代電子設計與創(chuàng)新 [M].北京：中國電力出版社， 2022. [3] famousky． EDA技術的概念及范疇 [EB/OL]． 20221226. [4] 吳冰 , 李森森 . EDA技術的發(fā)展與應用 [J],今日電子 .. [5] 趙紅梅 , 王召東 .可 編程邏輯器件 FPGA 與 CPLD的發(fā)展與應用一例 [J].平頂山工學院學報 .. [6] 童世華，付蔚 .談 ASIC、 FPGA/CPLD 的區(qū)別與發(fā)展 [J].重慶職業(yè)技術學院學報 .. [7] 趙鑫，蔣亮，齊兆群，李曉凱． VHDL與數(shù)字電路設計 [M]. 北京：機械工業(yè)出版社， . [8] 王曉麗 .可編程邏輯器件 CPLD/FPGA 的發(fā)展 [J]. 科技信息 .. [9] 楊寶強，何偉，趙東曄 . CPLD仿真存在的問題及解決方法 [J]. 空進工程大學學報 (自然科學版 ).. [10] EDA技術課程設計及實訓指導書，龔蘭芳編 [11]EDA技術實驗指導書，龔蘭芳編 畢業(yè)論文 附錄 A 總電路圖 15 附錄 A 總電路圖 畢業(yè)論文 附錄 B PCB 圖 16 附錄 B PCB 圖 附錄 C VHDL 源代碼 頂層設計模塊 LIBRARY IEEE。 USE 。 ENTITY yybfq IS PORT(CLK:IN STD_LOGIC。50MHZ CLK4HZ: IN STD_LOGIC。4HZ switch:in std_logic_vector(3 downto 0)。撥碼開關 SPKOUT: OUT STD_LOGIC。音樂輸出 lights:out std_logic_vector(8 downto 0))。燈 END。 ARCHITECTURE one OF yybfq IS COMPONENT NoteTabs列化語句 音符儲存模塊 PORT(clk: IN STD_LOGIC。 dig: in integer range 0 to 4。 ToneIndex: OUT INTEGER RANGE 0 TO 15)。 END COMPONENT。 COMPONENT ToneTaba音符預置數(shù)模塊 PORT(index: IN INTEGER RANGE 0 TO 15。 畢業(yè)論文 附錄 C VHDL 源代碼 17 Tone: OUT INTEGER RANGE 0 TO 161FFF)。 END COMPONENT。 ponent kg開關選擇模塊 port (switch:in std_logic_vector(3 downto 0)。 dig:out integer range 0 to 4)。 end ponent。 COMPONENT Speakera揚聲器發(fā)生及分頻模塊 PORT(clk: IN STD_LOGIC。 Tone: IN INTEGER RANGE 0 TO 161FFF。