【文章內(nèi)容簡介】 進行存取時， P2 口輸出地址的高八位。在給出地址“ 1”時，它利用內(nèi)部上拉優(yōu)勢，當對外部八位地址數(shù)據(jù)存儲器進行讀寫時， P2 口輸出其特殊功能寄存器的內(nèi)容。 P2 口在 FLASH 編程和校驗時接收高八位地址信號和控制信號。 P3 口： P3 口管腳是 8 個帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4 個 TTL 門電流 。當 P3 口寫入“ 1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3 口將輸出電流（ ILL）這是由于上拉的緣故。 P3 口也可作為 AT89C51 的一些特殊功能口，如下表所示： 表 31 P3口的特殊功能 口管腳 備選功能 RXD 串行輸入口 TXD 串行輸出口 /INT0 外部中斷 0 /INT1 外部中斷 1 T0 記時器 0外部輸入 T1 記時器 1外部輸入 /WR 外部數(shù)據(jù) 存儲器寫選通 /RD 外部數(shù)據(jù)存儲器讀選通 冰箱檢測裝置溫度控制模塊設計 8 P3：口同時為閃爍編程和編程校驗接收一些控制信號。 RST：復位輸入。當振蕩器復位器件時，要保持 RST 腳兩個機器周期的高電平時間。 ALE/PROG：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時， ALE 端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當用作外部數(shù)據(jù)存儲器時，將跳過一個 ALE 脈沖。/PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機器周期兩次 /PSEN 有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的 /PSEN 信號將不出現(xiàn)。 運算器 (1)算術／邏輯部件 ALU：用以完成 +、 、 *、 / 的算術運算及布爾代數(shù)的邏輯運算，并通過運算結果影響程序狀態(tài)寄存器 PSW 的某些位，從而為判斷、轉(zhuǎn)移、十進制修正和出錯等提供依據(jù)。 (2)累加器 A：在算術／邏輯運算中存放一個操作數(shù)或結果，在與外部存儲器和 I/O接口打交道時，進行數(shù)據(jù)傳送都要經(jīng)過 A 來完成。 (3)寄存器 B：在 *、 / 運 算中要使用寄存器 B 。乘法時， B 用來存放乘數(shù)以及積的高字節(jié)；除法時， B 用來存放除數(shù)及余數(shù)。不作乘除時， B 可作通用寄存器使用。 (4)程序狀態(tài)標志寄存器 PSW：用來存放當前指令執(zhí)行后操作結果的某些特征，以便為下一條指令的執(zhí)行提供依據(jù)。 中斷系統(tǒng) 8051 單片機的中斷系統(tǒng)簡單實用，其基本特點是：有 5 個固定的可屏蔽中斷源， 3個在片內(nèi)， 2 個在片外，它們在程序存儲器中各有固定的中斷入口地址，由此進入中斷服務程序； 5 個中斷源有兩級中斷優(yōu)先級，可形成中斷嵌套； 2 個特殊功能寄存器用于中斷控制和條件設置的編程。 5 個中斷源的符號、名稱及產(chǎn)生的條件如下 : INT0：外部中斷 0，由 P3． 2 端口線引入，低電平或下跳沿引起。 INT1：外部中斷 1，由 P3． 3 端口線引入，低電平或下跳沿引起。 T0：定時器／計數(shù)器 0 中斷，由 T0 計滿回零引起。 T1：定時器／計數(shù)器 l 中斷，由 T1 計滿回零引起。 TI／ RI：串行 I／ O 中斷，串行端口完成一幀字符發(fā)送／接收后引起。 單片機最小系統(tǒng) 單片機最小系統(tǒng)主要由電源、復位、振蕩電路以及擴展部分等部分組成。最小系統(tǒng)原理圖如圖所示。 畢業(yè)設計 9 圖 32 AT89C51 單片機最小系統(tǒng) 此 最小系統(tǒng)中的電源供電模塊的電源可以通過計算機的 USB 口供給，也可使用外部穩(wěn)定的 5V 電源供電模塊供給。 單片機復位電路原理是在單片機的復位引腳 RST上外接電阻和電容，實現(xiàn)上電復位。當復位電平持續(xù)兩個機器周期以上時復位有效。復位電平的持續(xù)時間必須大于單片機的兩個機器周期。具體數(shù)值可以由 RC 電路計算出時間常數(shù)。 單片機晶振的作用是為系統(tǒng)提供基本的時鐘信號。通常一個系統(tǒng)共用一個晶振，便于各部分保持同步。有些通訊系統(tǒng)的基頻和射頻使用不同的晶振，而通過電子調(diào)整頻率的方法保持同步。 晶振通常與鎖相環(huán)電路配合使用，以提供系 統(tǒng)所需的時鐘頻率。如果不同子系統(tǒng)需要不同頻率的時鐘信號，可以用與同一個晶振相連的不同鎖相環(huán)來提供。 STC89C51使用 的晶體振蕩器作為振蕩源，由于單片機內(nèi)部帶有振蕩電路，所以外部只要連接一個晶振和兩個電容即可，電容容量一般在 15pF 至 50pF 之間。 熱電阻測溫電路 在傳統(tǒng)的模擬信號遠距離溫度測量系統(tǒng)中，需要很好的解決引線誤差補償問題、多點測量切換誤差問題和放大電路零點漂移誤差問題等技術問題，才能夠達到較高的測量精度。我們在為冰箱測溫系統(tǒng)中，為了克服上面提到的三個問題，我們采用 三線制平衡電橋法在熱電阻測量。本文分析了測量熱電阻平衡電橋法中存在的問題，提出了恒壓分冰箱檢測裝置溫度控制模塊設計 10 壓式三線制測量方法，分析了測量電路產(chǎn)生誤差的原因及影響因素，推導并建立了待測電阻的影響參數(shù)及公式，設計了完整的測量電路，包括信號放大器和 A/D 轉(zhuǎn)換器以及與單片機的接口電路。取得了良好的測溫效果。 PT100 簡介 熱電阻是利用鉑絲的電阻值隨著溫度的變化而變化這一基本原理設計和制作的，按0℃時的電阻值 R(℃ )的大小分為 10 歐姆（分度號為 Pt10）和 100 歐姆（分度號為 Pt100）等，測溫范圍均為 200~850℃ .10 歐姆鉑熱電阻的感溫原件是用較粗的鉑絲繞制而成，耐溫性能明顯優(yōu)于 100 歐姆的鉑熱電阻，只要用于 650℃以上的溫區(qū)： 100 歐姆鉑熱電阻主要用于 650℃以下的溫區(qū)，雖也可用于 650℃以上溫區(qū)，但在 650℃以上溫區(qū)不允許有 A級誤差。 100 歐姆鉑熱電阻的的分辨率比 10 歐姆鉑熱電阻的分辨率大 10 倍，對二次儀表的要求相應地一個數(shù)量級，因此在 650℃以下溫區(qū)測溫應盡量選用 100 歐姆鉑熱電阻。 就結構而言，鉑熱電阻還可以分為工業(yè)鉑熱電阻和鎧裝鉑熱電阻。工業(yè)鉑熱電阻也叫裝配鉑熱電阻，即是將鉑熱電阻感溫元件焊上引線組裝在一端 封閉的金屬管或陶瓷管內(nèi)，再安裝上接線盒而成；鎧裝鉑熱電阻是將鉑熱電阻元件，過渡引線，絕緣粉組裝在不銹鋼管內(nèi)再經(jīng)模具拉實的整體，具有堅實，抗震，可繞，線徑小，使用安裝方便等優(yōu)點。 熱電阻是把溫度變化轉(zhuǎn)換為電阻值變化的一次元件，通常需要把電阻信號通過引線傳遞到計算機控制裝置或者其它一次儀表上。工業(yè)用熱電阻安裝在生產(chǎn)現(xiàn)場，與控制室之間存在一定的距離，因此熱電阻的引線對測量結果會有較大的影響，目前熱電阻的引線主要有三種方式 。 二線制：在熱電阻的兩端各連接一根導線來引出電阻信號的方式叫二線制：這種引線方法很簡單，但 由于連接導線必然存在引線電阻 r， r 大小與導線的材質(zhì)和長度的因素有關，因此這種引線方式只適用于測量精度較低的場合 三線制：在熱電阻的根部的一端連接一根引線，另一端連接兩根引線的方式稱為三線制，這種方式通常與電橋配套使用，可以較好的消除引線電阻的影響，是工業(yè)過程控制中的最常用的。 四線制：在熱電阻的根部兩端各連接兩根導線的方式稱為四線制，其中兩根引線為熱電阻提供恒定電流 I，把 R 轉(zhuǎn)換成電壓信號 U，再通過另兩根引線把 U 引至 二次儀表 ?？梢娺@種引線方式可完全消除引線的電阻影響，主要用于高精度的溫度檢測。 熱電阻采用三線制接法。采用三線制是為了消除連接導線電阻引起的測量誤差。這是因為測量熱電阻的電路一般是不平衡電橋。熱電阻作為電橋的一個橋臂電阻，其連接導線（從熱電阻到中控室）也成為橋臂電阻的一部分，這一部分電阻是未知的且隨環(huán)境畢業(yè)設計 11 溫度變化，造成測量誤差。采用三線制，將導線一根接到電橋的電源端，其余兩根分別接到熱電阻所在的橋臂及與其相鄰的橋臂上，這樣消除了導線線路電阻帶來的測量誤差。 本系 統(tǒng)使用的熱電阻 PT100 的三線制接法測量電路如圖： 圖 33 熱電阻測溫電路 熱電阻測量電路的輸出電壓僅與電流和熱電阻 RT 有關，與 R 無關，消除了由導線電阻引入的測量誤差．恒流源電流，對測量精度有直接影響，本設計采用由 LM358 構成的精密恒流源電路，如圖所示． 冰箱檢測裝置溫度控制模塊設計 12 圖 34 恒流源電路 由運算放大關系得輸出恒定電流 I如下式： RURI? (41) A/D轉(zhuǎn)換器 現(xiàn)代自動控制系統(tǒng)中需要測量和控制的參數(shù)往往都是連續(xù)變化的模擬信號，如溫度，壓力，流量，速度等。這些物理量和控制參數(shù)往往都是連續(xù)變化的電壓和電流，因此，必須將其變換成數(shù)字量（即需經(jīng)模 /數(shù)轉(zhuǎn)換），才能被數(shù)字計算機所識別。這些數(shù)字量在計算機內(nèi)經(jīng)過運算處理，可以得到一個數(shù)字形式的控制量，將這些控制量經(jīng)過數(shù) /模轉(zhuǎn)換器，變成模擬電壓或電流信號，再送到執(zhí)行機構去驅(qū)動相應的設備動作，即可實現(xiàn)對生產(chǎn)過程的自動控制。 TLC549 的主要特點 TLC549 是采用 IinCMOSTM 技術并以開關電容逐次逼近原理工作的 8 位串行 A／ D芯片，可與通用微處理器、控制器通過 I／ O CLOCK、 CS、 DATA OUT 三條口線進行串行接口。 TLC549 具有 4MHz 的片內(nèi)系統(tǒng)時鐘和軟、硬件控制電路，轉(zhuǎn)換時間最長為 17μ s，允許的最高轉(zhuǎn)換速率為 40000 次 /s?？偸д{(diào)誤差最大為177。 0． 5LSB，典型功耗值為 6 mW。 TLC549 采用差分參考電壓高阻輸入，抗干擾，可按比例量程校準轉(zhuǎn)換范圍，由于其 VREF接地時， (VREF+)(VREF)≥ 1 V，故可用于較小信號的采樣，此外，該芯片還單電源 3～ 6v 的供 電范圍?？傊?TLC549 具有控制口線少，時序簡單，轉(zhuǎn)換速度快，功耗低，價格便宜等特 TLC549 的極限參數(shù)如下： ◇電源電壓： 6． 5 V： ◇輸入電壓范圍： ～ VCC： +： ◇輸出電壓范圍： ～ VCC： +0． 3 V； ◇峰值輸入電流（任一輸人端）：177。 10 mA； ◇峰值輸人電流 (所有輸入端 )：177。 30mA ◇工作溫度： TLC549C： 0℃～ 70~C ◇ TLC549I： 40℃～ 85℃ ◇ TLC549M． 55C～ 125℃ 畢業(yè)設計 13 TLC549 芯片的工作原理 TLC549 帶有片內(nèi)系統(tǒng)時鐘，該時鐘與 I／ O CLOCK 是獨立工作的，無需特殊的速度或相位匹配。當 CS 為高時，數(shù)據(jù)輸 DATA OUT 端處于高阻狀態(tài)，此時 I／ O CLOCK不起作用。這種 CS 控制作用允許在同時使用多片 TLc549 時，共用 I／ O CLOCK，以減少多路 (片 )A／ D 使用時的 I／ O 控制端口。一組通常的控制時序操作如下： (1)將 Cs 置低，內(nèi)部電路在測得 CS 下降沿后，在等待兩個內(nèi)部時鐘上升沿和一個下降沿后，再確認這一變化，最后自動將前一次轉(zhuǎn)換結果的最高位 (D7)位輸出到 DATAOUT端； (2)在前四 個 I／ O CLOCK 周期的下降沿依次移出第 4 和第 5 個位 (D6， D5，D4， D3)，片上采樣保持電路在第 4 個 I／ O CLOCK 下降沿開始采樣模擬輔人： (3)接下來的 3 個 I/O CLOCK 周期的下降沿可移出第 8(D2， D1， D0)各轉(zhuǎn)換位； (4)最后，片上采樣保持電路在第 8 個 I／ OCLOCK 周期的下降沿將移出第 8(D2，D1， D0）各轉(zhuǎn)換位。然后使保持功能持續(xù) 4 個內(nèi)部時鐘周期，接著開始進行 32 個內(nèi)部時鐘周期的 A／ D 轉(zhuǎn)換。在第 8 個 I／ O CLCOK 后 ,CS 必須為高或 I／ O CLOCK 保持低電平這種狀態(tài)需要維持 36 個內(nèi)部系統(tǒng)時鐘周期以等待保持和轉(zhuǎn)換工作的完成。如果 CS為低時， I／ O CLOCK 上出現(xiàn)一個有效干擾脈沖，則微處理器，控制器將與器件的 I／ O時序失去同步；而在 CS 為高時若出現(xiàn)一次有效低電平，則將使引腳重新初始化，從而脫離原轉(zhuǎn)換過程。在 36 個內(nèi)部系統(tǒng)時鐘周期結束之前，實施步驟 (1)～ (4)，可重新啟動一次新的 A／ D 轉(zhuǎn)換，與此同時，正在進行的轉(zhuǎn)換將終止。但應注意，此時的輸出是前一次的轉(zhuǎn)換結果而不是正在進行的轉(zhuǎn)換結果。若要在特定的時刻采樣模擬信號，則應使第 8 個 I／ O CLOCK 時鐘的下 降沿與該時刻對應。因為芯片雖在第 4 個 I／ O CLOCK 時鐘的下降沿開始采樣，卻在第 8 個 I／ O CLOCK 的下降沿才開始保存。 本系統(tǒng)以 8 位 A／ D 轉(zhuǎn)換芯片 TLC549 為核心部件。它適臺完成單通道 8 位轉(zhuǎn)換，即比較適合在速度要求不高時，組成一種數(shù)據(jù)采集系統(tǒng)。 TLC549 芯片可以方便地與具有外圍串行接口 (SPI)的單片機連接使用。按照 TC549 嚴格的時序，它在完成 A/D 轉(zhuǎn)換后，其串行輸出的 A0～ A7 二進制數(shù)據(jù)可由時序控制，并串行輸出到申入并出的移位寄存器。將該寄存器的 8 位數(shù)據(jù)與微處理器的數(shù)據(jù)總線相連，即可完成效據(jù) 傳遞。由