cpld的音樂播放器的設(shè)計(編輯修改稿)
2025-02-12 04:39 本頁面
【文章內(nèi)容簡介】 高音217036488高音315176674高音414326759高音512756816休止符008191在音符的選擇上，選擇了最廣泛應(yīng)用的16個音。若想編輯音域更廣的音樂，則需要重新設(shè)定初始值。頻率發(fā)生器由可變模值計數(shù)器實現(xiàn)。由于系統(tǒng)要求產(chǎn)生出的信號頻率較高，因此選用2MHz高頻脈沖作為可變模值計數(shù)器的技計數(shù)脈沖。所以，上圖所給出的分頻系數(shù)是用分頻后的2MHz基礎(chǔ)上計算得出的。 音符與頻率對照表音名頻率/Hz分頻系數(shù)低音55102低音64404545低音74050中音13822中音23405中音33034中音42863中音5783．992551中音68802273中音72025高音11911高音21703高音31517高音41432高音51275休止符081910由于音階頻率多為非整數(shù)，而分頻系數(shù)又不能為小數(shù)，故必須將得到的分頻數(shù)四舍五入取整。由于最大的分頻系數(shù)為5102，故采用13位二進制計數(shù)器已能滿足分頻要求。在表中可以看到不同音階對應(yīng)的不同初始值。對于不同的分頻系數(shù)，只要加載不同的初始值即可。采用加載初始值而不將分頻輸出譯碼反饋，可以有效地減少設(shè)計占用可編程邏輯器件的資源?！?”表示休止符，在很多音樂中，休止符也是一個重要的音符。對于休止符，只要將分頻系數(shù)設(shè)為0，揚聲器就不會發(fā)聲了。 頂層模塊設(shè)計頂層模塊的設(shè)計可以采用原理圖設(shè)計或者VHDL設(shè)計，我們直接采用VHDL語言進行頂層模塊設(shè)計，將上述所提到的所有模塊，利用ponent語句進行集合，然后利用管腳映射的方法，將所有輸入輸出連接在一起，這樣就設(shè)計出了一個完整的MIDI音樂播放芯片，只需再連入外圍電路即可進行演示。時鐘電路在本次設(shè)計中，除了要提供給CPLD的4MHz晶振時鐘以外，還要產(chǎn)生4Hz時鐘接入音樂節(jié)奏時鐘。這兩個時鐘信號都是利用板載50MHz晶振分頻后提供的。 音樂節(jié)奏時鐘在上一章節(jié)中提到，我們以1/16音符為最小計數(shù)單元，所以我們在外部接入4Hz的時鐘信號給計數(shù)器，已滿足正常的音樂播放要求。音頻功率放大電路由CPLD芯片輸出的音頻信號很微弱，不能直接去驅(qū)動揚聲器，因此需要一個音頻放大電路對輸出的音頻信號進行放大，然后再去驅(qū)動揚聲器。我們采用由集成功率放大器LM386組成的音頻功率放大器。其中C2是交流耦合電容，將功率放大器的交流輸出送到負載上，輸出信號通過Rw接到LM386的同相端。C1是退耦電容，R1C3網(wǎng)絡(luò)起到消除高頻自激振蕩作用。 歌曲選擇本次音樂播放器的設(shè)計在歌曲的選擇上也至關(guān)重要。由于現(xiàn)在WAVE、MP3格式音樂的廣泛流行，MIDI音樂聽起來會稍顯單調(diào)，有些歌曲在用MIDI放出來的時候，會有一些失真，而且沒有MP3格式音樂那么流暢，因此在選歌上要慎重，所以盡量選擇多一些歌曲，通過多次的調(diào)試，調(diào)試出最后放出來效果較好的音樂。經(jīng)過了多次調(diào)試，最后確定了《美麗的神話》這首歌，這這首歌旋律明朗，耳熟能詳，便于辨識。而且我很喜歡。芯片制作及系統(tǒng)調(diào)試CPLD程序下載本次設(shè)計采用的是Aletra公司的MAX II系列，因此，必須用Quartus II軟件系列才能對該芯片進行編譯、仿真、下載等功能。下載模式我們采用JTAG線的下載方式。Altera的Quartus II是業(yè)內(nèi)領(lǐng)先的FPGA/CPLD設(shè)計軟件，具有最全面的開發(fā)環(huán)境，實現(xiàn)無與倫比的性能表現(xiàn)。本次設(shè)計采用VHDL語言編程設(shè)計。在Quartus軟件中VHDL文本輸入中，輸入所有程序，并建立相應(yīng)的工程項目，直接在該軟件中進行編譯及仿真，編譯的同時，可以顯示出當前芯片容量是否夠用，如果不夠用，則需要對程序進行進一步優(yōu)化，直到容量達到芯片標準為止。所有準備就緒后，則通過軟件中的下載功能，通過JTAG端口，將程序下載到芯片中。由于筆記本電腦只有通過USB BLASTER下載，而經(jīng)過測試WIN7無法識別USB BLASTER。所以只有通過XP虛擬機來完成這一步，但是可以在WIN7下進行仿真。系統(tǒng)仿真把程序下載到芯片內(nèi)部后，將第四章所介紹的外圍電路與CPLD連接后，形成整個系統(tǒng)。而仿真調(diào)試則主要針對音符預(yù)置數(shù)模塊，揚聲器發(fā)生及分頻模塊和音符儲存模塊進行調(diào)試。由于我們這個程序的頻率較大為4MHz和4Hz。經(jīng)過仿真發(fā)現(xiàn)由于周期太大仿真的顯示結(jié)果效果不好。4Hz情況下甚至無法正常仿真。所以我們選擇用一些較大的頻率將我們實際的頻率進行等比例的放大。這樣可以方便我們的計算與觀察。音符儲存模塊仿真音符預(yù)置數(shù)模塊仿真分頻器模塊仿真XP虛擬機下程序下載成功圖頂層模塊RTL圖結(jié)論通過對芯片內(nèi)部的編程設(shè)計，加上必要的外圍電路，構(gòu)成了這個MIDI音樂播放器的系統(tǒng)，整體工作量適中。在前人已有的音樂播放器的基礎(chǔ)上，添加四首歌曲選擇播放，彩燈閃爍，不同音樂的調(diào)試，設(shè)計更人性化，合理化，同時也多了幾分創(chuàng)新。在此次設(shè)計中，所有設(shè)計要求全部實現(xiàn)，然而在音樂的播放質(zhì)量上仍有一些瑕疵，可能是由于揚聲器的質(zhì)量問題或者芯片內(nèi)部產(chǎn)生信號不穩(wěn)定等關(guān)系，這都有待更多的時間對整個系統(tǒng)進行更多的測試，從而使播放出來的音樂更加悅耳。通過此次設(shè)計，對可編程邏輯器件CPLD/FPGA有了更深一步的了解，真正的達到了將課本中學(xué)習到的知識應(yīng)用于實踐，更深化了對這個領(lǐng)域的認知度。在設(shè)計的過程中，還掌握了許多有關(guān)電子領(lǐng)域必要軟件的使用，對今后的工作都有一定得幫助。參考文獻[1] 袁慧梅，.[2] 張麗萍，樓勇，. .[3] 李洋. 現(xiàn)代電子設(shè)計與創(chuàng)新[M].北京：中國電力出版社，2007.[4] 袁慧梅，[J].東北師大學(xué)報（自然科學(xué)版）.[5] 金紅莉，周國娟. EDA技術(shù)及其應(yīng)用[J].VHDL源代碼頂層設(shè)計模塊LIBRARY IEEE。USE 。ENTITY Songer ISPORT(CLK4MHZ:IN STD_LOGIC。 SPKOUT: OUT STD_LOGIC)。END。ARCHITECTURE one OF Songer ISCOMPONENT NoteTabsPORT(clk: IN STD_LOGIC。 ToneIndex: OUT INTEGER RANGE 0 TO 15)。END COMPONENT。COMPONENT ToneTabaPORT(index: IN INTEGER RANGE 0 TO 15。 Tone: OUT INTEGER RANGE 0 TO 161FFF)。END C
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1