【文章內容簡介】 軟件延時實現時、分、秒的計時。該方案節(jié)省硬件成本，且能使讀者在定時 /計數器的使用、中斷及程序設計方面得到鍛煉與提高，對單片機 的指令系統(tǒng)能有更深入的了解，從而對學好單片機技術這門課程起到一定的作用。 控制方案 AT89S51的 P0口和 P2口外接由八個 LED 數碼管 (LED8～ LED1)構成的顯示器，用P0口作 LED的段碼輸出口， P2口作八個 LED 數碼管的位控輸出線， P1 口外接四個按鍵 A、 B、 C構成鍵盤電路。 AT89S51 是一種低功耗，高性能的 CMOS 8 位微型計算機。它帶有 8K Flash 可編程和擦除的只讀存儲器（ EPROM），該器件采用 ATMEL的高密度非易失性存儲器技術制造，與工業(yè)上標準的 80C51和 80C52的指令系統(tǒng)及引腳兼容，片內 Flash 集成在一個芯片上，可用與解決復雜的問題，且成本較低。簡易電子鐘的功能不復雜，采用其現有的 I/O便可完成，所以本設計中采用此的設計方案。 具體設計分析 利用單片機（ AT89S51）制作簡易電子時鐘，由六個 LED數碼管分別顯示小時十位、小時個位、分鐘十位、分鐘個位、秒鐘十位、秒鐘個位。結合本設計實驗來說，要求顯示的時間為時，分，秒，并且都用兩位數碼管來實現顯示。因此，具體設計程序時，應盡可能多用一些子程序與數據暫寄存器單元。本程序設計中，在主程序之外，可 以設置時間值處理子程序，時間值顯示前的處理子程序，按鍵情況掃描子程序， 1S定時中斷子程序以及 5ms延時消除按鍵抖動子程序等多個小型的子程序。另外，可以設置一些數據單元作為數據寄存器。用 28H， 2AH,2BH和 2CH地址單元分別作為顯示電子時鐘的設計 位數的掃描指針值寄存器，時寄存器，分寄存器和秒寄存器，再用 20H 地址單元作為顯示寄存器 圖 51 系統(tǒng)框圖 模塊設計 芯片分析 AT89S51 芯片 選用的 AT89S51 與同系列的 AT89C51 在功能上有明顯的提高，最突出是的可 以實現在線的編程。用于實現系統(tǒng)的總的控制。其 主要功能列舉如下 ： 8 位單片機 晶片內部具有時鐘振蕩器（傳統(tǒng)最高工作頻率可至 33MHz） 內部程式存儲器（ ROM）為 4KB 內部數據存儲器（ RAM）為 128B 外部程序存儲器可擴充至 64KB 外部數據存儲器可擴充至 64KB 32 條雙向輸入輸出線，且每條均可以單獨做 I/O 的控制 5 個中斷向量源 2 組獨立的 16 位定時器 1 個全雙工串行通信端口 1 8751 及 8752 單芯片具 有數據保密的功能 1單芯片提供位邏輯運算指令 AT89S51各引腳功能介紹： VCC： ATAT89S51 電源正端輸入，接 +5V。 電子時鐘的設計 VSS：電源地端。 XTAL1：單芯片系統(tǒng)時鐘的反向放大器輸入端。 XTAL2：系統(tǒng)時鐘的反向放大器輸出端，一般在設計上只要在 XTAL1 和 XTAL2 上接上一只石英振蕩晶體系統(tǒng)就可以動作了，此外可以在兩個引腳與地之間加入一個 20PF 的小電容，可以使系統(tǒng)更穩(wěn)定，避免噪聲干擾而死機。 RESET： AT89S51 的重置引腳，高電平動作，當要對晶片重置時，只要對此引腳 電平提升至高電平并保持兩個機器周期以上的時間， AT89S51便能完成系統(tǒng)重置的各項動作，使得內部特殊功能寄存器之內容均被設成已知狀態(tài)，并且至地址 0000H處開始讀入程序代碼而執(zhí)行程序。 EA/Vpp： EA為英文 External Access的縮寫，表示存取外部程序代碼之意，低電平動作，也就是說當此引腳接低電平后，系統(tǒng)會取用外部的程序代碼（存于外部EPROM中）來執(zhí)行程序。因此在 8031及 8032 中， EA引腳必須接低電平，因為其內部無程序存儲器空間。如果是使用 8751 內部程序空間時，此引腳要接成高 電平。此外，在將程序代碼燒錄至 8751內部 EPROM時，可以利用此引腳來輸入 21V 的燒錄高壓（ Vpp）。 ALE/PROG： ALE是英文 Address Latch Enable的縮寫，表示地址鎖存器啟用信號。 ATAT89S51可以利用這支引腳來觸發(fā)外部的 8位鎖存器（如 74LS373），將端口 0的地址總線（ A0～ A7）鎖進鎖存器中，因為 ATAT89S51 是以多工的方式送出地址及數據。平時在程序執(zhí)行時 ALE引腳的輸出頻率約是系統(tǒng)工作頻率的 1/6，因此可以用來驅動其他周邊晶片的時基輸入。此外在燒錄 8751程序 代碼時，此引腳會被當成程序規(guī)劃的特殊功能來使用。 PSEN：此為 Program Store Enable的縮寫，其意為程序儲存啟用，當 8051被設成為讀取外部程序代碼工作模式時（ EA=0），會送出此信號以便取得程序代碼，通常這支腳是接到 EPROM 的 OE腳。 ATAT89S51可以利用 PSEN及 RD引腳分別啟用存在外部的 RAM與 EPROM，使得數據存儲器與程序存儲器可以合并在一起而共用 64K的定址范圍。 PORT0（ ～ ）：端口 0是一個 8位寬的開路電極（ Open Drain）雙向輸出入端口，共 有 8個位， 0， 1，依此類推。其他三個 I/O端口電子時鐘的設計 （ P P P3）則不具有此電路組態(tài)，而是內部有一提升電路， P0在當作 I/O用時可以推動 8個 LS的 TTL負載。如果當 EA引腳為低電平時（即取用外部程序代碼或數據存儲器）， P0就以多工方式提供地址總線（ A0～ A7）及數據總線（ D0～ D7）。設計者必須外加一個鎖存器將端口 0送出的地址鎖住成為 A0～ A7，再配合端口 2所送出的 A8～ A15合成一組完整的 16位地址總線，而定位地址到 64K的外部存儲器空間。 PORT2（ ～ ）：端 口 2是具有內部提升電路的雙向 I/O端口，每一個引腳可以推動 4個 LS的 TTL負載，若將端口 2的輸出設為高電平時，此端口便能當成輸入端口來使用。 P2除了當作一般 I/O端口使用外，若是在 ATAT89S51 擴充外接程序存儲器或數據存儲器時，也提供地址總線的高字節(jié) A8～ A15，這個時候 P2便不能當作 I/O來使用了。 PORT1（ ～ ）：端口 1也是具有內部提升電路的雙向 I/O端口，其輸出緩沖器可以推動 4個 LS TTL 負載，同樣地，若將端口 1的輸出設為高電平，便是由此端口來輸入數據。如果是使用 8052或是 8032 的話， 2的外部脈沖輸入腳，而 T2EX功能，可以做外部中斷輸入的觸發(fā)引腳。 PORT3（ ～ ）：端口 3也具有內部提升電路的雙向 I/O端口，其輸出緩沖器可以推動 4個 TTL 負載，同時還多工具有其他的額外特殊功能，包括串行通信、外部中斷控制、計時計數控制及外部數據存儲器內容的讀取或寫入控制等功能。 其引腳分配如下： ： RXD，串行通信輸入。 ： TXD，串行通信輸出。 ： INT0，外部中斷 0輸入。 ： INT1，外部中斷 1輸入。 ： T0，計時計數器 0輸入。 ： T1，計時計數器 1輸入。 ： WR：外部數據存儲器的寫入信號。 ： RD，外部數據存儲器的讀取信號。 74LS47 芯片說明 電子時鐘的設計 74LS47是 BCD7 段數碼管譯碼器 /驅動器， 74LS47的功能用于將 BCD碼轉化成數碼塊中的數字 ,通過它解碼， 可以直接把數字轉換為數碼管的顯示數字， 從而簡化了程序 。 74LS47譯碼器原理： 譯碼為編碼的逆過程。它將編碼時賦予代碼的含義 “ 翻譯 ” 過來。實現譯碼的邏輯電路成為譯碼器。譯 碼器輸出與輸入代碼有唯一的對應關系。 74LS47 是輸出低電平有效的七段字形譯碼器，它在這里與數碼管配合使用， 下表 列出了 74LS47 的真值表，表示出了它與數碼管之間的關系。 輸 入 輸 出 顯示數字符號 LT RBI A3 A2 A1 A0 BI RBO a b c d e f g 1 1 0 0 0 0 1 0 0 0 0 0 0 1 0 1 X 0 0 0 1 1 1 0 0 1 1 1 1 1 1 X 0 0 1 0 1 0 0 1 0 0 1 0 2 1 X 0 0 1 1 1 0 0 0 0 1 1 0 3 1 X 0 1 0 0 1 1 0 0 1 1 0 0 4 1 X 0 1 0 1 1 0 1 0 0 1 0 0 5 電子時鐘的設計 1 X 0 1 1 0 1 1 1 0 0 0 0 0 6 1 X 0 1 1 1 1 0 0 0 1 1 1 1 7 1 X 1 0 0 0 1 0 0 0 0 0 0 0 8 1 X 1 0 0 1 1 0 0 0 1 1 0 0 9 X X X X X X 0 1 1 1 1 1 1 1 熄滅 1 0 0 0 0 0 0 1 1 1 1 1 1 1 熄滅 0 X X X X X 1 0 0 0 0 0 0 0 8 74LS138 芯片說明 74HC138:74LS138 為 3 線－ 8 線譯碼器，共有 54/74S138 和 54/74LS138 兩種線路結構型式，其74LS138 工作原理如下： 當一個選通端（ G1）為高電平，另兩個選通端（ /(G2A)和/(G2B)）為 低電平時，可將地址端（ A、 B、 C）的二進制編碼在一個對應的輸出端以低 電平譯出。 74LS138 的作用 : 利用 G /(G2A)和 /(G2B)可級聯(lián)擴展成 24 線譯碼器；若外接一個反 相器還可級聯(lián)擴展成 32 線譯碼器。 若將選通端中的一個作為數據輸入端時， 74LS138 還可作數據分配器 74LS138 與 74HC 的引腳圖 電子時鐘的設計 用與非門 組成的 3線 8 線譯碼器 74LS138 無論從邏輯圖還是功能表我們都可以看到 74LS138的八個輸出引腳，任何時刻要么全為高電平 1— 芯片處于不工作狀態(tài)，要么只有一個為低電平 0，其余 7個輸出引腳全為高電平 1。如果出現兩個輸出引腳同時為 0的情況，說明該芯片已經損壞。 71LS138有三個附加的控制端、和。當、時，輸出為高電平（ S＝ 1），譯碼器處于工作狀態(tài)。否則，譯碼器被禁止，所有的輸出端被封鎖在高電平，如表 所示。這三個控制端也叫做 “ 片選 ” 輸入端，利用片選的作用可以將多篇連接起來以擴展譯碼器的功能。 3 線 8 線譯碼器 74LS138 的功能表 帶控制輸入端的譯碼器又是一個完整的數據分配器。在圖 電子時鐘的設計 “ 數據 ” 輸入端（同時），而將作為 “ 地址 ” 輸入端，那么從送來的數據只能通過所指定的一根輸出線送出去。這就不難理解為什么把叫做地址輸入了。例如當＝ 101時，門的輸入端除了接至輸出端的一個以外全是高電平，因此的數據以反碼的形式從輸出，而不會被送到其他任何一個輸出端上。 晶振電路 右圖所示為時鐘電路原理圖，在 AT89S51 芯片內部有一個高增益反相放大器，其輸入端為芯片引腳 XTAL1，輸出 端為引腳 XTAL2。而在芯片內部， XTAL1 和XTAL2 之間跨接晶體振蕩器和微調電容，從而構成一個穩(wěn)定的自激振蕩器。時鐘電路產生的振蕩脈沖經過觸發(fā)器進行二分頻之后，才成為單片機的時鐘脈沖信號。 圖 3 晶振電路 復位電路 單片機復位的條件是：必須使 RST/VPD 或 RST 引（ 9）加上持續(xù)兩個機器周期（即 24 個振蕩周期）的高電平。例如，若時鐘頻率為 12 MHz，每機器周期為 1μ s，則只需 2μ s 以上時間的高電平，在 RST 引腳出現高電平后的第二個機器周期執(zhí)行復位。單片機常見的復位如圖所示。電路為上電 復位電路，它是利用電容充電來實現的。在接電瞬間， RESET 端的電位與 VCC 相同，隨著充電電流的減少， RESET 的電位逐漸下降。只要保證 RESET 為高電平的時間大于兩個機器周期，便能正常復位。該電路除具有上電復位功能外，若要復位，只需按圖中的 RESET 鍵，此時電源 VCC經電阻 R R2 分壓，在 RESET 端產生一個復位高電平。 電子時鐘的設計 數碼管的引腳圖 共陰數碼管 圖 4 單片機復位電路 數碼顯示模塊設計 數碼管是一種把多個 LED 顯示段集成在一起的顯示設備。有兩種類型，一種是共陽型，一種是共陰型。共陽型就是把多個 LED 顯示段的 陽極接在一起，又稱為公共端。共陰型就是把多個 LED顯示段的陰極接在一起，即為公共商。陽極