數(shù)電課程設(shè)計(jì)--交通燈控制邏輯電路設(shè)計(jì)(編輯修改稿)
2025-02-08 04:05 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 9。b0100。ql[3:0]=39。b0010。end 639。d43:begin qh[3:0]=39。b0100。ql[3:0]=39。b0011。end 639。d44:begin qh[3:0]=39。b0100。ql[3:0]=39。b0100。end 639。d45:begin qh[3:0]=39。b0100。ql[3:0]=39。b0101。end 639。d46:begin qh[3:0]=39。b0100。ql[3:0]=39。b0110。end 639。d47:begin qh[3:0]=39。b0100。ql[3:0]=39。b0111。end 639。d48:begin qh[3:0]=39。b0100。ql[3:0]=39。b1000。end 639。d49:begin qh[3:0]=39。b0100。ql[3:0]=39。b1001。end 639。d50:begin qh[3:0]=39。b0101。ql[3:0]=39。b0000。end 639。d51:begin qh[3:0]=39。b0101。ql[3:0]=39。b0001。end 639。d52:begin qh[3:0]=39。b0101。ql[3:0]=39。b0010。end 639。d53:begin qh[3:0]=39。b0101。ql[3:0]=39。b0011。end 639。d54:begin qh[3:0]=39。b0101。ql[3:0]=39。b0100。end 639。d55:begin qh[3:0]=39。b0101。ql[3:0]=39。b0101。end 7 639。d56:begin qh[3:0]=39。b0101。ql[3:0]=39。b0110。end 639。d57:begin qh[3:0]=39。b0101。ql[3:0]=39。b0111。end 639。d58:begin qh[3:0]=39。b0101。ql[3:0]=39。b1000。end 639。d59:begin qh[3:0]=39。b0101。ql[3:0]=39。b1001。end default:begin qh[3:0]=39。bx。ql[3:0]=39。bx。end endcase end Endmodule 五． 模擬鐘擺模塊 //該模塊對(duì) 20mhz 的 clk 進(jìn)行的分頻，所得到的 8hz（ clk_8hz）用作 5 個(gè) LED 的時(shí)鐘脈沖 module led_(clk,ledout)。 input clk。 output[4:0]ledout。 reg[4:0]ledout。 reg[12:0]count0。 reg clk_2khz,clk_8hz。 reg[6:0]count4。 reg[2:0]t1。 always@(posedge clk) begin if(count0==39。d5000) //5000 begin clk_2khz=~clk_2khz。 count0=0。 end else begin count0=count0+1。 end end always@(posedge clk_2khz) begin if(count4==39。d125) //125 begin clk_8hz=~clk_8hz。 count4=0。 end else begin count4=count4+1。 end end always@(posedge clk_8hz) begin 8 if(t1==39。d7) begin t1=39。d0。 end else begin t1=t1+1。 end end always@(t1) begin case(t1) 339。d0:ledout[4:0]=539。b10000。 339。d1:ledout[4:0]=539。b01000。 339。d2:ledout[4:0]=539。b00100。 339。d3:ledout[4:0]=539。b00010。 339。d4:ledout[4:0]=539。b00001。 339。d5:ledout[4:0]=539。b00010。 339。d6:ledout[4:0]=539。b00100。 339。d7:ledout[4:0]=539。b01000。 endcase end endmodule 六． 整點(diǎn)報(bào)時(shí)模塊 //該模塊在 49:52,49:54,49:56,49:58~00:00 這 6 個(gè)秒段產(chǎn)生高電平，用作報(bào)時(shí) module baoshi(qmh,qml,qsh,qsl,OUT)。 input[3:0] qmh,qml,qsh,qsl。 output OUT。 reg OUT。 always@( qmh or qml or qsh or qsl) begin if(qmh==439。d5amp。amp。qml==439。d9amp。amp。qsh==439。d5amp。amp。qsl==439。d2) OUT=1。 else if(qmh==439。d5amp。amp。qml==439。d9amp。amp。qsh==439。d5amp。amp。qsl==439。d4) OUT=1。 else if(qmh==439。d5amp。amp。qml==439。d9amp。amp。qsh==439。d5amp。amp。qsl==439。d6) OUT=1。 else if(qmh==439。d5amp。amp。qml==439。d9amp。amp。qsh==439。d5amp。amp。qsl==439。d8) OUT=1。 else if(qmh==439。d5amp。amp。qml==439。d9amp。amp。qsh==439。d5amp。amp。qsl==439。d9) 9 OUT
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號(hào)-1