計(jì)算機(jī)系統(tǒng)組成與工作原理(編輯修改稿)
2025-12-22 23:37 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 理完后重新執(zhí)行 5. 陷阱 (trap) ： 程序本身產(chǎn)生某些例外條件處理完后返回?cái)帱c(diǎn) 26 林水生 2021 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) 電子科技大學(xué) 通信與信息工程學(xué)院 程序的執(zhí)行過程 取指令、分析指令、執(zhí)行指令 AB DB ALU 累加器 ACC 暫存器 標(biāo)志寄存器 FR 寄存器組 操作控制器 OC 指令譯碼器 ID 指令寄存器 IR 操作碼 , 地址碼 內(nèi)部總線 地址緩沖器 數(shù)據(jù)緩沖器 程序計(jì)數(shù)器 PC 地址譯碼 讀控制 B0H 5CH 04H 2EH 地址 1001H 1002H 1003H 內(nèi)容 1000H 內(nèi)存儲(chǔ)器 MOV 5CH, R1 ADD R1, 2EH, R2 ＋ 1 CPU外 CPU內(nèi) ① ② ③ ④ ⑤ ⑥ ①②③④⑤⑥ ①③④⑤⑥②①②③④⑤⑥ ⑦ ⑧ 27 林水生 2021 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) 電子科技大學(xué) 通信與信息工程學(xué)院 馮 諾依曼體系結(jié)構(gòu)的 演進(jìn) ? 演進(jìn) 1. CPU指令集 2. 存儲(chǔ)器子系統(tǒng) 3. 總線 4. 輸入 /輸出子系統(tǒng) ? 改變 1. 改變控制方式，發(fā)展數(shù)據(jù)、需求、模式等其它驅(qū)動(dòng)方式； 2. 改變串行執(zhí)行模式，發(fā)展 并行技術(shù) ； 36章重點(diǎn) 指令功能、指令格式、尋址方式 分層結(jié)構(gòu) 高速總線 +多種接口方式 馮 諾依曼型計(jì)算機(jī)的本質(zhì)特點(diǎn) 也造成了其瓶頸： ? 指令執(zhí)行的 串行性 ? 存儲(chǔ)器讀取的 串行性 28 林水生 2021 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) 電子科技大學(xué) 通信與信息工程學(xué)院 不同的指令集設(shè)計(jì)策略： CISC與 RISC CISC（ Complex Instruction Set Computer，復(fù)雜指令集計(jì)算機(jī)） 不斷增強(qiáng)指令的功能以及設(shè)置更復(fù)雜的新指令取代原先由程序段完成的功能，從而實(shí)現(xiàn)軟件功能的硬化。 RISC（ Reduced Instruction Set Computer，精簡(jiǎn)指令集計(jì)算機(jī)） 通過減少指令種類和簡(jiǎn)化指令功能來降低硬件設(shè)計(jì)復(fù)雜度，從而提高指令的執(zhí)行速度。 現(xiàn)代計(jì)算機(jī)： RISC+CISC 29 林水生 2021 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) 電子科技大學(xué) 通信與信息工程學(xué)院 按處理器指令架構(gòu)分類 ? 復(fù)雜指令集計(jì)算機(jī) (Complex Instruction Set Computer，CISC)，如 X86 ? 控制器的設(shè)計(jì)實(shí)現(xiàn)復(fù)雜 ? 包含了復(fù)雜計(jì)算指令且運(yùn)行時(shí)間長(zhǎng) ? 精簡(jiǎn)指令集計(jì)算機(jī) (Reduced Instruction Set Computer，RISC)，如 IBM的 PowerPC， Sun的 SPARC， MIPS的MIPS Rxxx系列 ? 高效的編譯器才能使 RISC優(yōu)點(diǎn)充分體現(xiàn) ? 指令數(shù)據(jù)少且每條指令都能在單時(shí)鐘周期完成 ? 超長(zhǎng)指令集架構(gòu)是英文 (Very Long Instruction Word, VLIW),IA64,如 INTEL的 IA－ 64， AMD的 X86－ 64 ? 簡(jiǎn)化處理器結(jié)構(gòu)，刪除復(fù)雜的控制器電路，每時(shí)鐘周期可運(yùn)行 20條指令，而 CISC通常只能運(yùn)行 13條指令， RISC能運(yùn)行 4條指令 30 林水生 2021 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) 電子科技大學(xué) 通信與信息工程學(xué)院 31 CISC的設(shè)計(jì)思想及特點(diǎn) ? 每條指令 執(zhí)行單一功能 ，硬件復(fù)雜 ?為 編程方便 ，往往增加指令數(shù)目，指令編碼長(zhǎng)度增加，硬件譯碼更復(fù)雜 ?為 編程靈活 ，增加尋址方式，指令長(zhǎng)度不一，譯碼復(fù)雜 ?每條指令完成一個(gè)完整功能，因此 單條指令涉及多個(gè)操作 ，如取指、參數(shù)、運(yùn)算、存結(jié)果等 ?為增加新功能，需增加新指令，因此指令系統(tǒng)越來越復(fù)雜，這也是 CISC的由來 ? 如 MC68020機(jī)就有 25種尋址模式 林水生 2021 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) 電子科技大學(xué) 通信與信息工程學(xué)院 32 RISC的設(shè)計(jì)思想及特點(diǎn) ? RISC的出現(xiàn) 簡(jiǎn)化了指令系統(tǒng) ，克服了 CISC的缺點(diǎn)，使更多的芯片硅面積可以用于實(shí)現(xiàn)流水和高速緩存，有效地提高了計(jì)算機(jī)的性能。 ? RISC機(jī)的設(shè)計(jì)應(yīng)當(dāng)遵循以下 五個(gè)原則 。 ?指令條數(shù)少，格式簡(jiǎn)單，易于譯碼； ?提供足夠的寄存器，只允許 load和 store指令訪問內(nèi)存； ?指令由硬件直接執(zhí)行，在單個(gè)周期內(nèi)完成； ?充分利用流水線； ?強(qiáng)調(diào)優(yōu)化編譯器的作用 林水生 2021 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) 電子科技大學(xué) 通信與信息工程學(xué)院 33 CISC和 RISC的區(qū)別 ? 內(nèi)核結(jié)構(gòu) ? CISC：數(shù)據(jù)線和指令線分時(shí)復(fù)用，即馮 .諾依曼結(jié)構(gòu)，程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器合并編址 ? RISC：數(shù)據(jù)線和指令線分離，即哈佛結(jié)構(gòu)。取指令和取數(shù)據(jù)可同時(shí)進(jìn)行 ? 處理器 指令集 ? CISC：不等長(zhǎng)指令集，需要對(duì)不等長(zhǎng)指令進(jìn)行分割，執(zhí)行時(shí)間長(zhǎng)，采用微碼 ? RISC：等長(zhǎng)精簡(jiǎn)指令集，執(zhí)行速度快且性能穩(wěn)定?？赏瑫r(shí)執(zhí)行多條指令，可將一條指令分割成若干個(gè)進(jìn)程或線程，交由多個(gè)處理器同時(shí)執(zhí)行，并行處理方面RISC明顯優(yōu)于 CISC ? 軟件 ? CISC： DOS、 Windows ? RISC：成熟的操作系統(tǒng)少， Windows需要翻譯過程，速度慢 林水生 2021 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) 電子科技大學(xué) 通信與信息工程學(xué)院 34 RISC,CISC看法的誤區(qū) ? RISC指令都是 簡(jiǎn)單指令 ? LDREQ R0,[R1,R2,LSR 16]!指令的強(qiáng)大，一般的 CISC處理器望塵莫及。 RISC的 “簡(jiǎn)單 ”是指指令集的執(zhí)行時(shí)間、指令長(zhǎng)度、指令格式整齊劃一 ? CISC的復(fù)雜指令 速度慢、執(zhí)行效率很低 ? 現(xiàn)代 CISC處理器具有非常長(zhǎng)的流水線（ PIII采用了 25級(jí)的流水線），執(zhí)行速度快。但老的 CPU執(zhí)行速度可能較慢 ? 但 RISC不管是老的 CPU，還是新的 CPU，指令執(zhí)行時(shí)間都是相同的，不需要在對(duì)指令執(zhí)行作出優(yōu)化 ? RISC處理器比 CISC處理器需要 更多的寄存器 ? 這不是一個(gè)需求問題，而是一個(gè)實(shí)現(xiàn)問題。所以有的 CISC寄存器與 RISC相當(dāng)。一般情況 RISC需要比較多的寄存器 ? RISC都有流水線 ? ARM2沒有采用流水線 林水生 2021 微處理器系統(tǒng)結(jié)構(gòu)
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1