【文章內容簡介】 部 所有地址包括 114 字節(jié)通用 Ram、 10 字節(jié)用于記錄時間、日歷、鬧鐘的 RAM 以及字節(jié)的控制、狀態(tài) RAM。所有字節(jié)都可以在除以下的情況直接讀寫，除了寄存器 C、D 和寄存器第 7 與秒字節(jié)的高位為只讀 6。 圖 36 DS12887與 89S52的連接 本設計中 DS12887 的 D0 到 D7 引腳接 89S52 的 P0 口作為數(shù)據(jù)和地址的傳送通道。片選 CE 由單片機的 控制信號。因為要涉及到外部存儲設備的寫入和讀取，所以DS12887 的 RD 和 WR 兩個引腳，直接接 89S52 的 RD 和 WR 兩個引腳，可以實現(xiàn)外部存儲的通信控制。而 AS 引腳自然接到單片機的 ALE 引腳。要使得 DS12887 可以正常的工作，就必須使得 RESET 置于低電位 200ms 以上，所以在 VCC之間連接一個電阻并在 GND 之間 6 DS12887 數(shù)據(jù)手冊 [OL]， DALLAS 公司出品 8 連接一個電容，這樣就可以使得充電時間保持有 200MS 以上的低電位，并且正常工作接上電源 VCC。其余引腳在本設計中均沒有涉及到，所以給于置空處理。圖 36就是本設計中的電路連接實際情況。 看門狗定時器及復位電路 X5045 的特點 是一種集看門狗 、電壓監(jiān) 控和串行 EEPROM 三種功能于一身的可編程電路。這種組合設計減少了電路對電路板空間的需求。 X5045 中的看門狗對系統(tǒng)提供了保護功能。當系統(tǒng)發(fā)生故障而超過設置時間時，電路中的看門狗將通過 RESET信號向 CPU 作出反應。 X5045 提供了三個時間值供用戶選擇使用。它所具有的電壓監(jiān)控功能還可以保護系統(tǒng)免受低電壓的影響，當電源電壓降到允許范圍以下時，系統(tǒng)將復位，直到電源電壓返回到穩(wěn)定值為止。 X5045 的存儲器與 CPU 可通過串行通信方式接口，共有 4096 個位，可以按 512 x 8 個字節(jié)來放置數(shù)據(jù) ?？梢源娣?512個 字節(jié)，可擦寫 100 萬次以上并且存儲 100 年。 7 圖 37 X5045引腳 X5045 的管腳排列如圖 37 所示，它共有 8個引腳，各引腳的功能如下： CS ：電路選擇端，低電平有效 SO ：串行數(shù)據(jù)輸出端； SI ：串行數(shù)據(jù)輸入端； SCK：串行時鐘輸入端； WP ：寫保護輸入端，低電平有效； RESET ：復位輸出端； VCC ：電源端；VSS ：接地端。 本設計中由于 X5045 是利用 SPI 通信協(xié)議的，所以電路連接十分簡單。 SI 和 SO分別接 89S52 的 和 用作數(shù)據(jù)的傳輸使用。而 CS 和 SCK 分別接單片機的 和 用作控制端口使用。而 WP 和 Vcc 是直接接電源， RS 上拉 10k 電阻接電源，并且接上 89S52 的 RESET 引腳，用作控制單片機復位信號使用，并且上電復位。設計中所用到的電路圖如圖 38 所示。 7 X5045 數(shù)據(jù)手冊 [OL], Intersil 公司出品。 9 圖 38 設計中 X5045 的連接 電源電路 電源采用 直流電源變壓器輸出 12V 的電壓，其電源連接電路 如圖 39所示，并由去耦 電容、 開關、 7085 穩(wěn)壓器及電源指示燈組成 。直流 12V 再經(jīng)過電容濾波， 7805 集成穩(wěn)壓器穩(wěn)壓成為穩(wěn)定的 +5V 電源，用一個發(fā)光二極管指示燈指示電源狀態(tài)。 電路安全穩(wěn)定可靠，測試電壓為 +5V，并且在 12V 和 5V電路中引線排針，以供日后使用。 8 圖 39 電源 連接 電路 功能模塊部分 該部分中主要由數(shù)據(jù)采集模塊、人機接口模塊、信號處理模塊、 ISP 下載程序模塊和聲光報警模塊?？梢詫崿F(xiàn) 89S52 單片機的對傳感器信號進行采集計算比較，并產(chǎn)生相應的報警措施。人機對話方面，可以通過鍵盤和顯 示來調節(jié)各個通道的設置值，并且查看現(xiàn)場測試值。并且自行進行 DIY 的 ISP 程序加載模塊，可以對程序進行燒寫。 8單片機制作專輯 [J],《無線電》雜志 10 的數(shù)據(jù)采集單元 本 設計 A/D轉換器選擇了 TLC2543，該芯片是 TLC2543 是德州儀器公司 (TI)新型模數(shù)轉換器 (ADC)，具有 l2 位的分辨率，使用開關電容逐次逼近技術完成 AD 轉換過程，提供的最大采樣率為 66KSPS，供電電流僅需 1mA(典型值 )。它除具有高速的轉換器和通用的控制能力外，還具有通用靈活的串行接口 (SPI)。它被廣泛運用于數(shù)據(jù)采集系統(tǒng) 。 TLC2543 是 l2 位開關電容逐次逼近型 ADC 每個器件有三個控制輸入端：片選(CS)、輸入 /輸出時鐘 (I/O CLK)及地址數(shù)據(jù)輸入端 (DATA INPUT)。它還可以通過一個串行的 3態(tài)輸出端 (DATA OUT)與主處理器或其它外圍的串行口通訊，輸出轉換結果。通過編程器件的 DATA INPUT 管腳串行輸入的 8 位通道 /方式控制字節(jié)的高 4位 (MSBs)，可選擇 11 個模擬輸入通道中的任一個?？捎猛瑯拥姆椒ㄟx用另外三個測試電壓 VREF+、 VREF、（ VREF++VREF） /2,用于轉換器的枝正或其它用途。通道／方式控制字節(jié)的 低四位 (LSBs)用于選擇輸出數(shù)據(jù)的長度 ( 12或 16位 )、輸出數(shù)據(jù)的順序 (以 MSB開始或 LSB開始 )和是否需要單極性 (二進制 )或雙極性 (二進制補碼 )格式。 TLC2543 的 功能 特點 ， 12 bit 分辨率 A／ D 轉換器； 在工作溫度范圍內 10us 轉換時間； 11 個模擬輸入通道； 4) 3 路內置自測試方式；采樣率為 66 kb/s； 線性誤差+1LSB(max)；有轉換結束 (EOC)輸出；具有單、雙極性輸出；可編程的 MSB 或 LSB 前導；可編程的輸出數(shù)據(jù)長度 9。 TLC2543 引腳介紹 如圖 310 所示。 圖 310 TLC2543的引腳圖 AIN0— AIN10 為模擬輸入端；／ CS 為片選端 ， 由高到低有效，由外部輸入； DIN 為串行數(shù)據(jù)輸入端 ， 用于選擇轉換及輸出數(shù)據(jù)格式； DOUT 為 A／ D轉換結果的三態(tài)串行輸出端 ， A／ D轉換結果的輸出端； EOC為轉換結束端 ， 向外部輸出； CLK 為 I／ O時鐘 ， 由外部輸入； REF+為正基準電壓端 ， 一般接 +5V； REF 一為負基準電壓端 ， 一般接地； VCC為電源 ， 一般接 +5V； GND 為地。 TLC2543 的工作過程分為兩個周期 與 接口時序 ，分別為 I/O 周期 、 轉換周期 和 接口時序 。 a) I/O 周期 9 TLC2543 數(shù)據(jù)手冊 [OL]， Texas Instrument 公司出品 11 I/O 周期由外部提供的 I/O CLOCK 定義 ,延續(xù) 12 或 16 個時鐘周期 ,決定于選定的輸出數(shù)據(jù)長度。器件進入 I/O 周期后同時進行兩種操作。 在 I/O CLOCK 的前 8 個脈沖的上升沿 ,以 MSB 前導方式從 DATA INPUT 端輸入 8 位數(shù)據(jù)流到輸入寄存器。其中前 4 位為模擬通道地址 ,控制 14 通道模擬多路器從 11 個模擬輸入和三個內部測電壓中選通一路送到采樣保持電路 ,該電路從第 4 個 I/O CLOCK 脈沖的下降沿開始對所選信號進行采樣 ,直到最后一個 I/O CLOCK 脈沖的下降沿。 I/O 周期的時鐘脈沖個數(shù)與輸出數(shù)據(jù)長度 (位數(shù) )同時由輸入數(shù)據(jù)的 D D2 位選擇為 12 或 16。當工作于 12 或 16 位時 ,在前 8 個時鐘脈沖之后 ,DATA INPUT 無效。 在 DATA OUT 端串行輸出 12 或 16 位數(shù)據(jù)。當 CS 保持為低時 ,第一個數(shù)據(jù) 出現(xiàn)在 EOC 的上升沿。若轉換由 CS 控制 ,則第一個輸出數(shù)據(jù)發(fā)生在 CS 的下降沿。這個數(shù)據(jù)串是前一次轉換的結果 ,在第一個輸出數(shù)據(jù)位之后的每個后續(xù)位均由后續(xù)的 I/O 時鐘下降沿輸出。 b) 轉換周期 在 I/O 周期的最后一個 I/O CLOCK 下降沿之后 ,EOC 變低 ,采樣值保持不變 ,轉換周期開始 ,片內轉換器對采樣值進行逐 次逼近式 A/D 轉換 ,其工作由與 I/O CLOCK 同步的內部時鐘控制。轉換完成后 EOC變高 ,轉換結果鎖存在輸出數(shù)據(jù)寄存器中 ,待下一個 I/O 周期輸出。 I/O 周期和轉換周期交替進行 ,從而可減小外部的數(shù)字噪聲對轉換精度的影響。 c)接口時序 可以用四種傳輸方法使 TLC2543 得到全 12 位分辯率 ,每次轉換和數(shù)據(jù)傳遞可以使用12或 16 個時鐘周期。一個片選脈沖要插到每次轉換的開始處 ,或是在轉換時序的開始處變化一次后保持為低 ,直到時序結束。 根據(jù)芯片的規(guī)范和要求，本設計中 89S52 的 接上 TLC2543 的 I/Oclk 用于在 SPI通信中做模擬 clock 用。 TLC2543 的 CS 接在 腳，作為片選使用。 和 分別接上輸入 ADIN 和輸出 DOUT 引腳。 Vcc 借 +5v 電源， GND接地，各路模擬接通道接數(shù)據(jù)處理后的信號。而 REF+接 +5v基準電壓， REF因傳感器不同，則有可能接 GND 也可以接 +1v基準電壓。 當使用 TLC2543 這種 12位 A/D 器件時，每個模擬 IC的電源端必須用一個 的陶瓷電容連接 到地，用作去耦電容。對模擬器件和數(shù)字器件，電源的地線回路必須分開，以防止數(shù)字部分的噪聲電流通過模擬地回路引入，產(chǎn)生噪聲電壓，從而對模擬信號產(chǎn)生干擾。使用 TLC2543 時一定要注意電路板的布線，電路板的布線要確保數(shù)字信號和模擬信號隔開，模擬線和數(shù)字線特別是時鐘信號線不能互相平行 總體設計如圖311。 而在基準電壓方面，為了適應不同傳感器的要求，利用 經(jīng)過電阻調節(jié)和分壓，得到 +5v 和 +1v的基準電壓，如圖 312所示。這樣可以靈活的處理各方面的數(shù)據(jù)而且可以達到基準電壓的穩(wěn)定性，不會收到電源電壓的干擾。 12 圖 311 TLC2543 的總體設計 圖 312 基準電壓的設計 的人機接口電路模塊 HD7279A的特點是 一片具有串行接口的 ,可同時驅動 8 位共陰極數(shù)碼管的智能顯示驅動芯片。該芯片可連接多達 64 個鍵的鍵盤矩陣 , 并含有去抖動電路。 HD7279A 芯片內部有譯碼器 ,可以直接接受 16 進制碼 ,并且具有 2 種譯碼方式和多種控制指令 ,如 :消隱、閃爍 、 左移、 右移、 段尋址等?？梢詮V泛應用在儀器儀表 ,工業(yè)控制 ,條形顯示器 ,控制面板等領域。串行接口，無需外圍元件可直接驅動 LED；各個獨立控制譯碼 /不譯碼及消隱和閃爍屬性；循環(huán)左移和右移指令；具有段尋址指令，方便控制獨立 led；64 鍵盤控制器，內含去抖動電路。 HD7279 的引腳介紹如圖 313 所示。 13 圖 313 HD7279A引腳 HD7279A 是標準 28 引腳雙列直插式芯片。引腳 1 ,2 (VDD)為正電源 。引腳 3 ,5 (NC)不連接 ,使用時要求懸空 。引腳 4 (VSS)為接地端 。引腳 6 (CS)片選輸入端 ,此引腳為低電平時 ,可向芯片發(fā)送指令及讀取鍵盤數(shù)據(jù) 。引腳 7 (CLK)為同步時鐘輸入端 ,向芯片發(fā)送數(shù)據(jù)及讀取鍵盤數(shù)據(jù)時 ,該引腳電平上升沿表示數(shù)據(jù)有效 。引腳 8 (DATA)為串行數(shù)據(jù)輸入 /輸出端 ,當芯片接收指令時 ,此引腳為輸入端 。當讀取鍵盤數(shù)據(jù)時 ,此引腳在‘讀’指令最后一個時鐘的下降沿變?yōu)檩敵龆?。引腳 9 (KEY)為按鍵有效輸出端 ,平時為高電平 ,當檢測到有效按鍵時 ,此引腳變?yōu)榈碗娖?。引腳 10～ 16 (SG～ SA)為段 g～段 a驅動輸出 。引腳 17 (DP)為小數(shù)點驅動輸出 。引腳 18～ 25 (DIG0～ DIG7)為數(shù)字 0～ 7位驅動輸出 。引腳 26 (CLKO) 為振蕩輸出端 。引腳 27(RC)為 RC振蕩器連接端 。引腳 28 (RESET)為復位端。 HD7279的 指令通信 是 采用串行方式與微處理器通訊 ,串行數(shù)據(jù)從 DATA引腳送入芯片 ,并由 CLK 端同步。當片選端 CS 信號變?yōu)榈碗娖胶? ,DATA 引腳上的數(shù)據(jù)在 CLK 引腳的上升沿被寫入 HD7279A 的緩沖寄存器。 HD7279A 的指令結構有三種類型 (表 1) :11 不帶數(shù)據(jù)的純指令 ,指令的寬度為 8個 BIT位 ,即微處理器需 要發(fā)送 8 個 CLK脈沖 。21 帶數(shù)據(jù)指令 ,寬度為 16 個 BIT 位 ,即微處理器需要發(fā)送 16 個 CLK 脈沖 。31 讀取鍵盤數(shù)據(jù)指令 ,寬度為 16 個 BIT 位 ,前 8個 BIT 位為微處理器發(fā)送到 HD7279A 的指令 ,后 8個BIT位為 HD7279A 返