【文章內(nèi)容簡(jiǎn)介】 成本敏感的電子產(chǎn)品，避開了直接設(shè)計(jì) ASIC 的困難。 NIOS II 嵌入式軟核微處理器介紹 Nios以及 Nios II處理器是 Altera公司為其 FPGA產(chǎn)品配套開發(fā)的軟核 CPU。在邏輯功能上，它們是 32 位的精簡(jiǎn)指令集 CPU；在實(shí)現(xiàn)方式上，它們是在 FPGA上通過編程的方式實(shí)現(xiàn)的，這也是與傳統(tǒng)的 CPU 的一個(gè)根本的差別。 Nios II 處理器是 Altera 公司在 2021 年推出的第二代軟核 CPU。同前一代軟核 CPU 相比，Nios II 有著更高的性能，更小 的體積。其最大處理能力是第一代軟核的 3 倍，而西南科技大學(xué)本科生畢業(yè)論文 6 小的體積只有 550LeS[1]，是第一代軟核的 1/2 大。 Nios II 有三個(gè)型號(hào)，分別為 e 型、 S 型、 f 型，它們分別是針對(duì)不同應(yīng)用要求優(yōu)化的。 E 型的體積最小，只有 550 個(gè) LE； f 型的性能最高，最大可以達(dá)到200DMIPS 以上； s 型又叫標(biāo)準(zhǔn)型，其體積與性能介于 e 型與 f 型之間。 Nios II的三個(gè)型號(hào)都是 32 位機(jī)，其總線寬度為 32 位，總線結(jié)構(gòu)為哈佛結(jié)構(gòu)，它們指令集完全相同。所以 [1]，同一個(gè)軟件可以不做任何的修改就可以三個(gè)型號(hào)間交換。它們的實(shí)現(xiàn)平臺(tái)可以是 Altera 的 任何一款 FPGA。 由于 Nios II 是在 FPGA 上實(shí)現(xiàn)的，所以先天的賦予了它很多獨(dú)有的新特性，使之成為可裁剪、可調(diào)整、可補(bǔ)充的系統(tǒng)，更使其成為軟硬件緊密融合的系統(tǒng)。Nios II 有著一個(gè)開放式的 ALU，用戶可以根據(jù)自己的需要對(duì)其進(jìn)行補(bǔ)充，從而實(shí)現(xiàn)用戶自己定義的指令。用戶自定義指令在處理方式上同原有指令集中的指令是一樣的， ALU 面前它們一律平等，所以在處理速度方面等同于原有指令。而用戶自定義指令在專項(xiàng)處理方面要優(yōu)于原有指令，因?yàn)樗怯嗅槍?duì)性的設(shè)計(jì)的，所以，應(yīng)用用戶自定義指令可以在不改變 CPU 主頻的情況下大大 提高系統(tǒng)處理能力。這個(gè)特性比較適合那些要求高處理速度 [1]，又不便于提高系統(tǒng)主頻的場(chǎng)合。 Nios II 的總線采用了哈佛結(jié)構(gòu)，在很大程度上提高了系統(tǒng)的處理速度。由于系統(tǒng)的總線控制器是在 FPGA 中實(shí)現(xiàn)的，可以進(jìn)行靈活的配置，在某些外設(shè)需要具有馮 諾依曼特性時(shí)又可以把兩套總線合二為一 [1]，從而在局部實(shí)現(xiàn)馮 諾依曼結(jié)構(gòu)，這樣就使得系統(tǒng)總線兼有哈佛結(jié)構(gòu)的高效率與馮諾依曼結(jié)構(gòu)的靈活性。 Altera DE2 開發(fā)平臺(tái) Altera DE2開發(fā)平臺(tái)簡(jiǎn)介 本課題的開發(fā)平臺(tái)為 Altera DE2 開發(fā)板， DE2 開發(fā)套件是以 Cyclone II EP2C35F672C6 FPGA 為核心的開發(fā)板， EP2C35F672C6 使用 90nm 的低功耗設(shè)計(jì) 、 672Pin FineLine BGA 封裝、 35 個(gè)內(nèi)嵌乘法器、 475 個(gè)用戶管腳、 4 個(gè) PLL和 205 個(gè)差分通道 (主頻可以達(dá)到 400MHz)、典型值 100 萬門、最大值約 160 萬門，開發(fā)板可用 IP 驗(yàn)證、系統(tǒng)級(jí)開發(fā) [1]、 Nios II 開發(fā)等應(yīng)用。 開發(fā)平臺(tái)資源如下： ? Cyclone II EP2C35F672C6 FPGA； ? 10/100M 以太網(wǎng)接口 ； ? RS232 接口 ； ? USB 接口 ； ? PS/2 鍵盤、鼠標(biāo)接口 ； 西南科技大學(xué)本科生畢業(yè)論文 7 ? 8MBytes SDRAM； ? 512K SRAM； ? 4 MBytes Flash 存儲(chǔ)器 ； ? SD 卡接口 ； ? LCD1602； ? 8 個(gè) 7 段數(shù)碼管 ； ? 18 個(gè)撥動(dòng)開關(guān) ； ? 18 紅色 LED； ? 9 個(gè)綠色 LED； ? 4 個(gè)防抖動(dòng)按鍵 ； ? 50 MHz 晶振 ； ? 80 個(gè)外接擴(kuò)展 GPIO 口 。 FPGA芯片 開發(fā)板的核心是 Altera公司的 Cyelone II系列的 FPGA芯片 EP2C35F672C6，其包括 5， 980 個(gè)邏輯單元 (LEs)，一個(gè) 32 位 NiosII 軟核 CPU 的 LE 單元，用 EPIC6F256 完全能滿足要求。 EP2C35F672C6 還包含 92Kbits 的片上 RAM，也就是說可以存儲(chǔ) 10K 字節(jié)的數(shù)據(jù) [1]。由于系統(tǒng)程序運(yùn)行在片外 RAM 上，所以可以滿足系統(tǒng)的要求。 外部存儲(chǔ)器 由于需要運(yùn)行 uClinux 及 Boa Web 服務(wù)器，所以 FPGA 芯片需要內(nèi)核程序存儲(chǔ)器、 SDRAM 存儲(chǔ)器。 FLASH 型號(hào)是 S29AL032D， SDRAM 型號(hào)是A2V64S40CTP[4]。 在 FPGA器件上實(shí)現(xiàn)的 Nios II嵌入式處理器可以使用 Flash存儲(chǔ)器作為通用只讀存儲(chǔ)器和非易失性存儲(chǔ)器， 將基于 Nios II處理 器的應(yīng)用程序燒寫到 Flash中，在程序運(yùn)行前將 Flash 中的代碼拷貝到速度更快的易失性存儲(chǔ)器 SRAM 中執(zhí)行。這樣程序既不會(huì)掉電后丟失，又能快速運(yùn)行 [2]。 Flash 存儲(chǔ)器通過 Avalon 三態(tài)橋與外擴(kuò)的數(shù)據(jù)總線和地址總線公用數(shù)據(jù)。 SDRAM 用來運(yùn)行產(chǎn) uClinux 操作系統(tǒng)，存儲(chǔ)量為 8M字節(jié)， SDRAM 比較便宜，但需要實(shí)現(xiàn)刷新操作、行列管理、不同延時(shí)和命令序列等邏輯。 Nios II SDRAM 控制器可實(shí)現(xiàn) Avalon 總線接口、透明的 SDRAM 初始化處理、刷新和其它 SDRAM 需要的操作 [3]，使 SDRAM 接口看 起來像簡(jiǎn)單的等待信號(hào)的線性存儲(chǔ)器接口。 西南科技大學(xué)本科生畢業(yè)論文 8 配置電路 FPGA 系統(tǒng)板在調(diào)試階段用 JTAG 進(jìn)行配置，在投入使用后由配置芯片EPCS16 進(jìn)行主動(dòng)配置。主動(dòng)配置是當(dāng)系統(tǒng)上電后， FPGA 通過串行方式讀取EPCS16 中的數(shù)據(jù)， FPGA 將壓縮格式的數(shù)據(jù)解壓后，就是 FPGA 的配置程序，包括 Nios II 和用戶自定義邏輯的所有 SOPC 程序。配置數(shù)據(jù)先存儲(chǔ)到 FPGA 的SRAM 單元。再由 SRAM 配置 FPGA 片內(nèi)的邏輯單元。配置啟動(dòng)的條件是以下二者之一 ： 一是給 FPGA 上電，二是 FPGA 的管腳上產(chǎn)生一個(gè)低電平到高電平的上升沿。 FPGA 中的 SRAM 是易失性的，每次上電之前 [1]，配置數(shù)據(jù)必須重新 FPGA 中。 Cyclone II FPGA 的配置方式包括 :主動(dòng)配置模式 (AS)、被動(dòng)式 (PS)和 JTAG 配置模式。本系統(tǒng)采用 AS 模 式和 JTAG 模式 [1]。 SOPC 系統(tǒng)構(gòu)建 在 Quartus II 軟件 中 集成了設(shè)計(jì) SOPC 的環(huán)境 SOPC Builder。 SOPC Builder具有友好的圖形用戶界面，為用戶提供強(qiáng)大的設(shè)計(jì)平臺(tái)以搭建基于總線的系統(tǒng)，用戶可以從 Altera 提供的 IP 庫中選取組件，如處理器、 SDRAM、 Flash、各種IO 口等，并可通過選擇 配置相應(yīng)的參數(shù) [2]，還有包含操作系統(tǒng)內(nèi)核的嵌入式軟件開發(fā)工具。 在 Quartus II 軟件 中 建立一個(gè)工程文件，便可以使用 SOPC Builder 進(jìn)行 Nios II 系統(tǒng)的構(gòu)建。從上面的介紹可知，本設(shè)計(jì)主要需要添加的外圍模塊及配置如下： (1) Nios II/s CPU， SOPC Builder 提供了三種類型， Nios II/e 占用資源最少600800LEs，功能也最簡(jiǎn)單，速度最慢。 Nios II/s 占資源比前者多一些，功能也多了，速度也 比前者快些。 Nios II/f 占資源最多，功能也最多，速度 最快 。 考 慮到本課題所需資源節(jié)約與 Nios II 經(jīng)濟(jì)型和快速型之間 [4]，所以選用的類型為標(biāo)準(zhǔn)型。 完成軟核類型的選擇之后，進(jìn)行 JTAG Debug Module 的設(shè)置 ，即 JTAG 調(diào)西南科技大學(xué)本科生畢業(yè)論文 9 試時(shí)所用到的功能模塊。功能越多，需要的資源也就越多。這考慮到設(shè)計(jì)中不需要過多的其他功能，所以我選擇了 Level1[1]。 完成之后所得到 CPU 如下圖所示： (2) SDRAM、 Flash 卡等存儲(chǔ)器接口模塊，本設(shè)計(jì)使用 SRAM 作為系統(tǒng)的通用數(shù)據(jù)存儲(chǔ)器。 SDRAM 空間較大可作為操作系統(tǒng)內(nèi)核的運(yùn)行空間。 Flash 是程序存儲(chǔ)器，用于存放操作 系統(tǒng)的內(nèi)核程序和文件系統(tǒng)。上電后， Bootloader 程序會(huì)將操作系統(tǒng)的內(nèi)核程序由 Flash 調(diào)入 SDRAM 中 [2]，這樣可提升系統(tǒng)的運(yùn)行速度。 (3)UART 模塊和 PIO 口總線模塊，其中串口用于調(diào)試的需要，系統(tǒng)也可以在此基礎(chǔ)上擴(kuò)展串口外設(shè)將串口波特率設(shè)置為最大的 115200bps， PIO 口則用于控制 SD 卡、 TFT 液晶、觸摸芯片以及音頻模塊這幾個(gè)外設(shè)。 在添加完各個(gè)模塊后，還需要為各個(gè)模塊指定名稱、類型、存儲(chǔ)器地址映像和系統(tǒng)外設(shè)的中斷設(shè)置，如圖 42 所示。為了方便起見，通常將 Flash 的首地址設(shè)置為 0[1]， 其他模塊地址由系統(tǒng)自動(dòng)分配。 西南科技大學(xué)本科生畢業(yè)論文 10 第 4 章 硬件驅(qū)動(dòng)程序設(shè)計(jì) SD 卡驅(qū)動(dòng)程序設(shè)計(jì) SD卡簡(jiǎn)介 SD 卡 （ Secure Digital Memory Card）是一種基于半導(dǎo)體快閃記憶器的新一代記憶設(shè)備。擁有高記憶容量、快速數(shù)據(jù)傳輸率、極大的移動(dòng)靈活性以及很好的安全性。 SD 卡提供不同的速度，它是按 CDROM 的 150kB/s 為一倍速的速率計(jì)算方法來計(jì)算的。基本上，他們能夠比標(biāo)準(zhǔn) CDROM 的傳輸速度快 6 倍 (900 kB/s)，而高速的 SD 卡更能傳輸 66x(10 MB/s)以及 133x 或更高的速度。 SD 卡的結(jié)構(gòu)能保證數(shù) 字文件傳送的安全性，也很容易重新格式化，所以有著廣泛的應(yīng)用領(lǐng)域，音樂、電影、新聞等多媒體文件都可以方便地保存到 SD 卡中。 SD 卡主要應(yīng)用于以下的手提數(shù)碼裝置：數(shù)碼相機(jī)存儲(chǔ)相片及短片，數(shù)碼攝錄機(jī)存儲(chǔ)相片及短片，個(gè)人數(shù)碼助理 (PDA)存儲(chǔ)各類資料，多媒體播放器等。目前， SD 卡在數(shù)碼相機(jī)中正在迅速普及 [2]，大有成為主流之勢(shì)。 SD卡硬件接口 1． SD 卡硬件 介紹 SD 卡 結(jié)構(gòu)圖如 圖 41 所示， 包括 9 根引腳和一個(gè) SD 卡內(nèi)部控制器，加上一系列寄存器構(gòu)成 SD 卡 。 圖 41 SD卡結(jié)構(gòu)圖 西南科技大學(xué)本科生畢業(yè)論文 11 2． SD 卡的通信方式 SD 卡支持兩種總線方式： SD 方式與 SPI 方式。其中 SD 方式采用 6 線制，使用 CLK、 CMD、 DAT0~DAT3 進(jìn)行數(shù)據(jù)通信。而 SPI 方式采用 4 線制，使用CS、 CLK、 DataIn、 DataOut 進(jìn)行數(shù)據(jù)通信 [2]。 SD 方式時(shí)的數(shù)據(jù)傳輸速度 比 SPI 方式要快， 但是 SD 方式需要 MCU 有特定的硬件支持 ，一般 MCU 不具備 SD 硬件控制器 ， 而大多數(shù) MCU 都集成 SPI 控制器，能方便進(jìn)行 SPI 通信 [3]。 由于 NIOS II 沒有自帶 SD 控制器，所以，本設(shè)計(jì)采用 SPI 通信模式 。 在兩種 通信 方式 中 SD 卡管腳的具體功能也會(huì)相應(yīng)改變 ，如 圖 42 所示 ： 圖 42 SD卡兩種模式下的管腳定義 3． SD 卡硬件連接 在 NIOS II 中，我設(shè)計(jì)了 4 個(gè) IO 口和 SD 卡 連接，用于 SD 卡的控制 ，由于NIOS II 硬件 SPI 不能在線更改 SPI 通信速率，所以，采用 IO 口模擬 SPI 模式 進(jìn)行通信 。 如 圖 43 所示 ： N I O S I IC SS C L KM O S IM I S OC SS C L KD ID OS D 卡 圖 43 SD卡硬件連接 西南科技大學(xué)本科生畢業(yè)論文 12 SD卡通信協(xié)議 1． SD 卡命令格式 在 SPI 工作模式下， SD 卡具有 CMD0~CMD63 條指令 。 每一條指令共 48位二進(jìn)制，總計(jì) 6 字節(jié) 。 指令格式如 所示 ： 圖 44 SD卡命令格式 Command： SPI 通信命令編號(hào) ； Command： SPI 通信附加命令 ； CRC： 冗余校驗(yàn) 碼 。 其余的位都是 SPI 通信固定位 。 2． SD 卡命令 協(xié)議 介紹 本次設(shè)計(jì)采用最簡(jiǎn)單的 4個(gè)命令組合即可操作 SD卡，分別是 CMD0、 CMDCMD1 CMD24[1]。 CMD0： SD 卡復(fù)位指令 ， 使 SD 卡工作于 SPI 接口模式 ，并且 SD 卡處于休眠狀態(tài) [2]； CMD1： 初始化 SD 卡，激活 SD 處于工作狀態(tài) ； CMD17： 讀 SD 卡扇區(qū)，讀取 SD 一個(gè)扇區(qū) 512 字節(jié)數(shù)據(jù) ， 在一次讀寫中需要給出地址信息，即可讀取出數(shù)據(jù) ； CMD24： 寫 SD 卡扇區(qū)， 往 SD 卡指定扇區(qū)寫入 512 字節(jié)數(shù)據(jù) ，需要給出寫入扇區(qū)地址以及數(shù)據(jù) [1]。 SD卡驅(qū)動(dòng)程序 由于 本設(shè)計(jì)主要是從 SD 卡中讀取數(shù)據(jù)然后進(jìn)行處理 ， 因此， SD 卡驅(qū)動(dòng)只