電子拔河游戲機設(shè)計(編輯修改稿)
2025-07-10 08:38 本頁面
【文章內(nèi)容簡介】 1 1 0 保持 1 1 1 1 ↓ 計數(shù) 7 三 個人負責部分 （一） 整形電路部分 ：（主要由詹志文負責 并撰寫 ） 目的：給實驗輸入信號，模擬現(xiàn)實中甲乙的輸入。 要求：由于 74LS192 在實現(xiàn)加減計數(shù)的過程中，一方給脈沖的時候，另一方需保持在高電平的位置。為了使每個脈沖都有效，輸入脈沖需要有較大的占空比。 原理說明： 由與門 74HC08和與非門 74HC00 構(gòu)成。因 74LS192是可逆計數(shù)器，控制加減的 CP 脈沖分別加至 5腳和 4腳，此 時當電路要求進行加法計數(shù)時，減法輸入端 CPD必須接高電平；進行減法計數(shù)時，加法輸入端 CPU也必須接高電平，若直接由 開關(guān) K鍵產(chǎn)生的脈沖加到 5 腳或 4腳，就有很多時機在進行計數(shù)輸入時另一計數(shù)輸入端為低電平，使計數(shù)器不能計數(shù)，雙方按鍵均失去作用，拔河比賽不能正常進行。加一整形電路，使 開關(guān) K二鍵出來的脈沖經(jīng)整形后變?yōu)橐粋€占空比很大的脈沖，這就減少了進行某一計數(shù)時另一計數(shù)輸入為低電平的可能性，從而使每按一次鍵都有可能進行有效的計數(shù)。 整形電路的原理其實就是用到的是競爭冒險。 產(chǎn)生原因： 由于延遲時間的存在， 當一個 輸入信號經(jīng)過多條路徑傳送后又重新會合到某個門上，由于不同路徑上門的級數(shù)不同，或者門電路延遲時間的差異，導致到達會合點的時間有先有后，從而產(chǎn)生瞬間的錯誤輸出。 整形電路圖 ： 開關(guān)不動時整形電路給 74LS192 加法輸入端 CPU 和 減法輸入端 CPD都是高電平，當撥動開關(guān)后由于“競爭冒險”， 74LS192 的 一個輸入端會產(chǎn)生一個脈沖，而另一個滿足是高電平，從而 74LS192實現(xiàn)一次加或減的計數(shù)。 仿真電路及波形產(chǎn)生 （ 1）電路仿真： 8 （ 2）波形產(chǎn)生 ： （三）譯碼電路部分：（ 主要由陳成負責并撰寫 ） 目的： 接收上家可逆計數(shù)器的輸出信號，經(jīng)自身功能使發(fā)光二極管工作。 要求： 當上家可逆計數(shù)器為加法計數(shù)時，使發(fā)光二極管從中間向左移動； 當上家可逆計數(shù)器為減法計數(shù)時，使發(fā)光二極管從中間向右移動。 原理說明： 由兩個 3— 8 線譯碼器構(gòu)成一個 4— 16 線的譯碼器，本組采用兩個 74HC138芯片連接。由于 74HC138 有三個使能端，它必須在一個使能端高電平有效，兩個使能端低電平有效的情況下才能處于工作狀態(tài)。因此，本部分將其中右邊的74HC138 芯片的高電平有效的使能端接上家可逆計 數(shù)器的 D端，兩個低電平有效的使能端接地，當 D 端輸出為“ 1”時，右邊芯片工作；將左邊芯片的高電平有效使能端接電源，兩個低電平有效的使能端接上家可逆計數(shù)器的 D端，當 D端輸出為“ 0”時，左邊芯片工作。在兩片芯片的輸出端 70~YY 中選出 9 個接發(fā)光二 9 極管，發(fā)光二極管的正端接電阻接電源，而負端接譯碼器輸出。由于 74HC138芯片的輸出是低電平有效。所以，當輸出為低電平時發(fā)光二極管指示燈點亮。 比賽開始時，上家可逆計數(shù)器輸入為“ 0000”，分別賦予 給兩個 74HC138 芯片。此時，左邊 74HC138 芯片工作， 0Y 輸出為 0，只有中心處的發(fā)光二極管燈亮，當上家可逆計數(shù)器進行加法計數(shù)時，發(fā)光二極管從中心處依次向左亮燈，當左邊最后一個發(fā)光二極管亮時，由于 74HC138 輸出端是低電平有效，所以通過控制電路的作用，賦予上家可逆計數(shù)器的低電平有效的異步預制端口一個“ 0”的信號，從而達到使上家的可逆計數(shù)器開啟自鎖功能，不能繼續(xù)計數(shù)；與此同時，它也通過控制電路的作用，賦予給下家的 74HC161一個高電平的脈沖，從而使勝負顯示電路自動加分；當上家可逆計數(shù)器進行減法計數(shù)時，發(fā)光二極管從中心處依次向右亮燈，當右邊最后一個發(fā)光二極管亮時，使上家可逆計數(shù)器自鎖，使下家電路自動加分。 譯碼電路圖： 7 4 H C 1 3 8E N 2 E N 1E N 3 C B AY 1Y 2Y 3 Y 0Y 4Y 5Y 6Y 77 4 H C 1 3 8E N 2 E N 1E N 3 C B AY 1Y 2Y 3 Y 0Y 4Y 5Y 6Y 7DDV c cC B C B AAD , C , B , A 是 上 家 7 4 H C 1 9 所賦 予 的 輸 入 10 仿真電路 圖： （四）計分顯示電路部
畢業(yè)設(shè)計相關(guān)推薦
鄂ICP備17016276號-1