【文章內(nèi)容簡介】 ，并需定期更換蓄電池等缺點。 3 光伏電池 光伏電池的工作原理 在光伏發(fā)電系統(tǒng)中，光伏電池般是實現(xiàn)光能轉換成電能的器件，光伏電池陣列是多個特性相同的電池單體經(jīng)過串并聯(lián)后構成的，一是由半導體材料制成的，其特性與二極管類似。光伏電池單體實際上是一個 PN 結， PN 結處于平衡狀態(tài)時，中間處有一個耗散層存在著勢壘電場，形成了方向由 N 指向 P 區(qū)的電場。當太陽光照射到 PN 結時，就會產(chǎn)生一定量的電子和空穴對， N 區(qū)就有過剩的電子，這樣就形成了光生電動勢，其方向與勢壘電場方向相反。光生電動勢使 P 區(qū)和 N區(qū)分別帶正負電，從而產(chǎn)生光生伏特效應。這樣如果用導線連接兩個電極，就會有“光生電流”流過，從而產(chǎn)生電能。 光伏電池的分類 光伏電池多用于半導體固體材料制造，也有用半導體家電解質(zhì)的光電化學電池，發(fā)展至今種類繁多，無論采用何種材料生產(chǎn)光伏電池，它們對材料的一般要求是：半導體材料的禁帶不能太寬；要有較高的光電轉換效率；材料本身對環(huán)境不造成污染；材料便于工業(yè)化生產(chǎn)，而且材料的性能要穩(wěn)定。按電池結構分類如下。 （ 1）異質(zhì)結 光伏電池。由兩種不同禁帶寬度的半導體材料構成，在相接的界面上形成一個異質(zhì) PN 結。像硫化亞銅光伏電池、硫化鎘光伏電池都為異質(zhì)結光伏電池。 （ 2）同質(zhì)結光伏電池。在同一個半導體材料構成一個或多個 PN 結。像砷化鎵光伏電池、硅光伏電池都為同質(zhì)光伏電池。 （ 3）肖特基光伏電池。指用金屬和半導體接觸組成一個“肖特基勢壘”的光伏電池（又稱 MS 光伏電池）。其原理是基于在一定條件下金屬 — 半導體接觸時產(chǎn)生類似于 PN 結可整流接觸的肖特基效應。這種結構的電池現(xiàn)已發(fā)展成為金屬 — 氧化物 — 半導體光伏電池（ MOS 光伏電池）、金屬 — 絕緣體 — 半導體光伏電池（即 MIS 光伏電池）等。 （ 4）薄膜光伏電池。指利用薄膜技術將很薄的半導體光電材料撲在非報道提的襯底上而構成的光伏電池。這種光伏電池大大地減少半導體材料的消耗（薄膜厚度以 μ m計）從而大大地降低了光伏電池的成本?？捎糜跇嫵杀∧す夥姵氐牟牧嫌泻芏喾N，主要包括多晶硅、非晶硅、碲化鎘以及 CIS 等，其中以多晶硅薄膜光伏電池性能較優(yōu)。 （ 5）疊層光伏電池。指將兩種對光波吸收能力不同的半導體材料疊在一起構成的光伏電池。鑒于波長短的光子能量大，在硅中的穿透深度小的特點，充分利用太陽光中不同波長的光，通常是讓波長最短的光線被最上邊的寬禁帶材料電池吸收，波長較長的光線能夠透射進去讓下邊禁帶較窄的材料電池吸收，這就有可能最大限度地將光能變成電能。 （ 6）濕式光伏電池。指在兩側涂有光活性半導體膜的導電玻璃中間加入電解液而構成的光伏電池。這種形式的電池不但可以減少半導體材料的消耗，還未建筑物和太陽能應用的一體化設計創(chuàng)造了條件。 按電池材料分類： （ 1） 硅光伏電池：包括單晶硅光伏電池、多晶硅光伏電池和非晶硅光伏電池。其中單晶硅材料結晶完整，載流子遷移率高，串聯(lián)電阻小，光電轉換效率高，可達 20%左右，但成本比較昂貴。多晶硅材料晶體方向無規(guī)律性。由于在這種材料中的正負電荷有一部分會因晶體晶界連接的不規(guī)則性而損失，所有不能全部被PN 結電場分離，使之效率一般要比單晶硅光伏電池低。但多晶硅光伏電池成本較低。多晶硅材料又分為帶狀硅、鑄造硅、薄膜多晶硅等多種類型。用它們制造的光伏電池又分為薄膜和片狀兩種。而非晶硅光伏電池是采用內(nèi)部原子排列“短程有序而長程無序”的非晶體 硅材料（簡稱 α — Si）制成。非晶硅材料基本被制成薄膜電池形式。其造價低低廉，但光電轉換效率比較低，穩(wěn)定性也不如晶體硅光伏電池，目前主要用于弱光性電源，如手表、計算器等的電池。 （ 2）非硅半導體光伏電池。主要有硫化鎘光伏電池和砷化鎵光伏電池。硫化鎘分單晶或多晶兩種，它常與其他半導體材料合成使用，如硫化亞銅 /硫化鎘光伏電池、碲化鎘 /硫化鎘光伏電池、銅銦硒 /硫化鎘光伏電池等。而砷化鎵具有較好的溫度特性，理論效率高，較適合于制成太空光伏電池。即采用同質(zhì)結形式也可以采用異質(zhì)結形式，既可采用單晶切片結構也可采用薄膜結構 以制成光伏電池。 （ 3）有機半導體光伏電池：用含有一定數(shù)量的碳 — 碳鍵，導電能力介于金屬和絕緣體之間的半導體材料制成。其特點是轉換效率低、價格便宜、輕便，易于大規(guī)模生產(chǎn)。 基于 DSP 的控制系統(tǒng)硬件設計 自 20世紀 60年代以來，數(shù)字信號處理器（ Digital Signal Processing， DSP）日漸成為一項比較成熟的技術，并在多項應用領域逐漸取代傳統(tǒng)了傳統(tǒng)模擬信號處理系統(tǒng)。與模擬信號處理系統(tǒng)相比，數(shù)字信號處理技術及設備具有靈活、精確、快速、坑干擾能力強、設備尺寸小、性能穩(wěn)定等優(yōu)點，所以目前大多設備采用數(shù)字技術設計實現(xiàn)。本設計采用 TI公司推出的 TMS320F2812芯片。 數(shù)字信號處理器是利用計算機或專用的處理設備，以數(shù)值計算的方式對信號進行采集、變換、綜合、估計與識別等加工處理，從而達到拾取信息和控制的目的。數(shù)字信號處理器的實現(xiàn)是以計算機技術和信號處理理論發(fā)展為基礎的 ，在其發(fā)展歷程中，有兩件事加速了 DSP技術的發(fā)展。其一是 Cooley和 Tuckey對離散傅立葉變換的有效算法的解密，另一個就是可編程數(shù)字信號處理器在 20世紀 60年代的引入。這種采用哈佛結構的處理器能夠在一個周期內(nèi)完成乘法累加運算，與采用馮諾依曼結構的處理器相比有了本質(zhì)的改進，為復雜信號處理算法和控制算法的實現(xiàn)提供了良好的實現(xiàn)平臺 [11]。 DSP 概述 一、 DSP 內(nèi)部結構 TMS320F2812 處理器有較高的運算精度（ 32 位）以及系統(tǒng)的處理能力（達到150MIPS）。這種芯片集成了 128KB 的 Flash 儲存器， 4KB 的引導 ROM，數(shù)學運算表以及 2KB 的 OTPROM，因此能夠大大改善其應用的靈活性。其功能結構框如圖 所示。 圖 DSP內(nèi)部結構 通過 DSP 的結構可以歸納出 DSP 的以下特點： COMS 技術，主頻達 150MHz（時鐘周期 ）、功耗低、 Flash 編程電壓為 。 JTAG 邊界掃描接口。 32位 CPU，哈佛結構、快速中斷響應和處理能力、統(tǒng)一尋址模式、高效的代碼轉換功能。 ，最多達 128K 16 位的 Flash 存儲器 。引導（ BOOT） ROM,外部存儲器擴展接口。 ，支持動態(tài)改變鎖相環(huán)節(jié)的倍頻系數(shù)、片上振蕩器、看門狗。三個外部中斷，外設中斷擴展模塊（ PIE）支持 45 個外設中斷、三個 32 位CPU 定時器、 128位保護密碼。 ，每一個事務管理器包括：兩個 16 位的通用定時器； 8通道 16 位的 PWM；不對稱、對稱或者四個矢量 PWM 波形發(fā)生器；死區(qū)產(chǎn)生和配置單元；外部可屏蔽功率或驅動保護中斷；三個完全比較單元；三個捕捉單元，捕捉外部事件；同步模數(shù)轉換單元。 ，串行外設接口（ SPI）、兩個 UART 接口模塊（ SCI）、增強的 接口模塊、多通道緩沖串口（ McBSP）。 位模數(shù)轉換模塊， 2 8 通道復用輸入接口、兩個采樣保持電路、單 /連續(xù)通道轉換、流水線最快轉換周期為 60ns,單通道最快轉換周期 200ns、可以使用兩個事件管理器順序觸發(fā) 8 對模數(shù)轉換。 56 個可配置通用目的 I/O 引腳，先進的仿真調(diào)試功能，低功耗模式和省點模式。 二、 DSP 外圍設備 TMS320F2812 數(shù)字信號處理器集成了很多內(nèi)核可以訪問和控制的外部設備，內(nèi)核 需要某種方式來讀 /寫外設。因此， CPU 將所有的外設都映射到了數(shù)據(jù)存儲器空間。每個外設被分配一段相應的地址空間，主要包括配置寄存器、輸入寄存器和狀態(tài)寄存器。 DSP 外設部分的連接如圖 。 圖 DSP外圍設備 DSP 系統(tǒng)硬件電路設計 一、時鐘晶振電路和復位電路 通過晶振電路的作用為 DSP 系統(tǒng)提供基本的時鐘信號。為了節(jié)約成本，利用DSP 芯片內(nèi)部的振蕩器電路，與無源晶體、起振電容一起連接成三點式振蕩器來產(chǎn)生穩(wěn)定時鐘。連接起振電容是為了保證正常的起振，對振蕩頻率的影響極小。無源晶振需要借助 于時鐘電路才能產(chǎn)生振蕩信號相對于晶振而言其缺陷是信號質(zhì)量較差，通常需要精確匹配外圍電路，更換不同頻率的晶體時周邊配置電路需要相應的調(diào)整。因為晶振的頻率越高 DSP 運行速度就越快，越能夠滿足 DSP 處理能力的要求。其電路連接如圖 。 圖 DSP芯片和時鐘晶振 通過按鈕實現(xiàn)復位操作。當按鈕 S10 按下時，將電容 C26 上的電荷通過按鈕串接的電阻釋放掉，使電容 C26 上的電壓降為 0。當按鈕松開時，由于電容上的電壓不能突變，所以通過電阻 R22 進行充電，充電時間由 R22 和 C26的乘積值決定，一般要求大于 5個外部時鐘周期。這樣就可以實現(xiàn)手動按鈕復位。其電路原路如圖 。 圖 二、 JTAG 接口電路和輔助電源 JTAG 是 JOINT TEST ACTION GROUP 的簡稱，是一種國際標準測試協(xié)議。標準的 JTAG 接口是 4 線 —— TMS、 TDI、 TDO、 TCK，分 別是模式選擇、數(shù)據(jù)輸入、數(shù)據(jù)輸出和時鐘。 JTAG 的工作原理：在器件內(nèi)部定義一個 TAP（ TEST ACCESS PORT，測試訪問口），通過專用的 JTAG 測試工具對內(nèi)部節(jié)點進行測試和調(diào)試。 JTAG 接口用于連接 DSP 系統(tǒng)板和仿真器，實現(xiàn)仿真器 DSP 訪問， JTAG 的接口必須和仿真器的接口一致，否則將無法連接上仿真器。 EMUO和 EMUI要上拉到 DSP的電源，其連接如圖 。 圖 JTAG接口電路 TMS320F2812 采用了雙電源供電機制，以獲得更好的電源性能，其工作電壓為 和 。其中， 主要為該器件的內(nèi)部邏輯提供電壓，包括 CPU和其他所有的外設邏輯。與 供電相比， 供電大大降低功耗。外部接口引腳仍然采用 電壓，便于直接與外部低壓器件接口。為 TPS767D318 提供 5V輸入，就可以得到輸出電壓分別為 和 ，每路的最大輸出電流為 750mA，并且提供兩個寬度為 200ms 的低電平復位脈沖。其設計原理圖如圖 。 圖 輔助電源電路 三、 2路串行通信 SCI 接口電路和 A/D 轉換電路 2 路串行通信接口（ SCI）是采用雙線通信的異步 串行通信接口，即通常所說的 UART 口。為了減少串口通信時 CPU 的開銷， TMS320F2812 的串口支持 16級接受和發(fā)送 FIFO。 SCI 模塊采用標準非歸 0數(shù)據(jù)格式，可以與 CPU 或其他通信數(shù)據(jù)格式兼容的異步外設進行數(shù)字通信。當不使用 FIFO 時， SCI 接收器和發(fā)送器采用雙級緩沖傳送數(shù)據(jù)， SCI 接收器有自己的獨立使能和中斷位，可以獨立操作，在全雙工模式下也可以同時操作。其接線如圖 所示。 圖 2路串行通信 SCI接口 A/D轉換調(diào)理電路是用來把采集到的信號轉換成 TMS320F2812芯片所能識別的工作數(shù) 字信號。通常模擬信號的采集需要用到電壓互感器、電流互感器、壓力傳感器、霍爾元件等把大的信號轉化為弱電信號，然后經(jīng)過調(diào)理電路才能送入DSP。 A/D 轉換調(diào)理電路與 DSP 的連接如圖 所示。 圖 A/D轉換電路 四、電平轉換和緩沖電路 在新一代電子電路設計中 ， 隨著低電壓邏輯的引入 ， 系統(tǒng)內(nèi)部常常出現(xiàn)輸入/輸出邏輯不協(xié)調(diào)的問題 ， 從而提高了系統(tǒng)設計的復雜性。例如 ， 當 的 數(shù)字電路 與 工作 在 的模擬 電路 進行 通信 時 ， 需要首先解決兩種 電平 的轉換問題 ，這時就需要電平轉換器。 由于 TMS320F2812采用的是 ，所以 MAX202E與 TMS320F2812 芯片之間必須加電平轉換電路。電平轉換電路與 DSP之間的連線如圖 所示。 圖 緩沖電路的作用是用來解決電路中信號可能受到大的干擾，產(chǎn)生大的脈沖波，用來消除干擾，減少對控制芯片內(nèi)部器件沖擊，其連接電路如圖 所示。 圖 五、片外擴展 RAM 由于本設計中的 DSP 采集的數(shù)據(jù)較多，對處理存儲容量有一定的要求，所以需要外接一塊 RAM 來擴展容量。本設計選用 CY7C1021（ 64K）的片外 RAM，只需將它的 A0A15 引腳直接和 DSP 的 XA0XA15 數(shù)據(jù)線相連， IO0IO15 與 DSP 的XD0XD15 地址線相連。其余管腳的連接如圖 。 圖 RAM 4 主電路拓撲及電路主要參