計(jì)算機(jī)組成與結(jié)構(gòu)主存儲(chǔ)器(編輯修改稿)
2025-06-19 22:32 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 mask programmable ROM） 用戶不能寫(xiě)入、廠家寫(xiě)入、工作最穩(wěn)定、經(jīng)濟(jì)、不靈活。 演示 4 非易失性半導(dǎo)體存儲(chǔ)器 二、可編程只讀存儲(chǔ)器 PROM W0號(hào)單元存 1010B 只允許編程一次 三、紫外線擦除只讀存儲(chǔ)器 EPROM （ Erasable PROM） EPROM不僅可以由用戶寫(xiě)入程序或數(shù)據(jù)，而且允許擦除已經(jīng)寫(xiě)入的內(nèi)容。 靈活性好，停電信息不丟失，脫機(jī)擦除。 如下圖所示，在源極 S與漏極 N之間有一個(gè)浮柵，當(dāng)浮柵上充滿負(fù)電荷時(shí)，源極 S與漏極 N之間導(dǎo)通，存儲(chǔ)數(shù)據(jù)“ 0”，否則不導(dǎo)通，存儲(chǔ)數(shù)據(jù) “ 1”。 EPROM的寫(xiě)入方法是：在專用的 EPROM編程器上，在需要寫(xiě) 0的位置，在源極與漏極之間加上高電壓，把電荷加到浮柵上，于是， S極與 N極之間就能夠?qū)ā? 四、電擦除只讀存儲(chǔ)器 E2PROM（ Electricity Erasable PROM） E2PROM的價(jià)格通常要比 EPROM貴，使用起來(lái)實(shí)際上比 EPROM方便，它可以按單個(gè)字節(jié)擦除。如果把編程和擦除電路都做在機(jī)器內(nèi)，就不需要象 EPROM那樣反復(fù)插拔芯片了。 EEPROM能夠通過(guò)電信號(hào)直接實(shí)現(xiàn)讀或?qū)?，而且斷電之后能夠保存?shù)據(jù)，那么它能否代替 RAM呢？答案是否定的。主要原因有兩個(gè)：一是 E2PROM的寫(xiě)入速度特別慢，通常要比 SRAM或 DRAM慢 1000倍左右；第二個(gè)原因是E2PROM的擦除次數(shù)是有限的，一般在幾萬(wàn)次。 靈活、信息不丟，不脫機(jī)擦除，造價(jià)高。 五、快擦除讀寫(xiě)存儲(chǔ)器 Flash Memory 是在 EPROM與 E2PROM基礎(chǔ)上發(fā)展起來(lái)的，它與 EPROM一樣，用單管來(lái)存儲(chǔ)一位信息，它與 E2PROM相同之處是用電來(lái)擦除。 與 E2PROM相比， Flash Memory具有存儲(chǔ)容量大，價(jià)格便宜，功耗低等優(yōu)點(diǎn)，但是，它只能以塊為單位擦除。 目前， Flash Memory被大量用做存儲(chǔ)卡和硅盤(pán)等，在不久的將來(lái)，很有可能代替磁盤(pán)存儲(chǔ)器。 六、幾種存儲(chǔ)器的主要應(yīng)用 存儲(chǔ)器 應(yīng) 用 SRAM DRAM ROM PROM EPROM E2PROM Flash Memory 高速緩沖存儲(chǔ)器 cache 計(jì)算機(jī)主存儲(chǔ)器 固定程序、微程序控制存儲(chǔ)器 用戶字編程序。用于工業(yè)控制機(jī)或電器中 用戶編寫(xiě)可修改程序或產(chǎn)品試制階段程序 IC卡上存儲(chǔ)信息 固態(tài)盤(pán)， IC卡 半導(dǎo)體存儲(chǔ)器的組織與控制 半導(dǎo)體存儲(chǔ)器的讀寫(xiě)時(shí)間一般在十幾至幾百毫微秒之間，其芯片集成度高，體積小，片內(nèi)還包含有譯碼器和寄存器等電路。 演示 5 半導(dǎo)體存儲(chǔ)器的組織與控制 一、存儲(chǔ)器容量擴(kuò)展 一個(gè)存儲(chǔ)器的芯片的容量是有限的，它在字?jǐn)?shù)或字長(zhǎng)方面與實(shí)際存儲(chǔ)器的要求都有很大差距。所以需要在字向和位向進(jìn)行擴(kuò)充才能滿足需要。 為了減少存儲(chǔ)器芯片的引腿數(shù)，一般大容量存儲(chǔ)器芯片的數(shù)據(jù)寬度只有 1位或很少幾位，而主存儲(chǔ)器的數(shù)據(jù)寬度通常為 32位、 64位等，因此需要進(jìn)行位擴(kuò)展（擴(kuò)展存儲(chǔ)器的字長(zhǎng)）。另外，當(dāng)需要加大存儲(chǔ)器容量時(shí)，需要進(jìn)行字?jǐn)U展（擴(kuò)展存儲(chǔ)器的字?jǐn)?shù)）。當(dāng)然，也可能字、位兩個(gè)方向都需要進(jìn)行擴(kuò)展。 （一）典型 SRAM芯片 1. SRAM2114芯片 1）邏輯引腳圖： SRAM 2114 (18) D3 D2 D1 D0 CS WE … … … A9 A0 Vcc GND 2）引腳功能 ① A0～ A9地址線CPU→2114 容量 =2n=1K ② D0～ D3 數(shù)據(jù)線、雙向、字寬 4位 ③ 電源線： Vcc +5V GND 地線 ④ 控制線：片選信號(hào) CS=0 該片工作接地址譯碼器 WE讀寫(xiě)控制：“ 0”寫(xiě)入“ 1”讀出 2. SRAM6264芯片 1）邏輯引腳圖： GND SRAM 6264 (28) D0 ～ D7 CE1 OE WE … … … A12 A0 Vcc CE2 Nc 2）引腳功能 ① A0～ A12 地址線 容量 =213=8K ② D0～ D7 數(shù)據(jù)線、雙向、字寬 8位 ③ 電源線： Vcc +5V GND 地線 ④ 控制線： CE1 CE2 片選信號(hào) 0 1 該片被選中 Nc 無(wú)用 WE 寫(xiě)控制：為 “ 0”時(shí)寫(xiě)入 OE 讀控制：為 “ 0”時(shí)讀出 （二）存儲(chǔ)器的位擴(kuò)展 位擴(kuò)展指的是用多個(gè)存儲(chǔ)器器件對(duì)字長(zhǎng)進(jìn)行擴(kuò)充。位擴(kuò)展的連接方式是將多片存儲(chǔ)器的地址、片選、讀寫(xiě)控制端相應(yīng)并聯(lián)，數(shù)據(jù)端分別引出。 例如：使用 2114芯片和 8位 CPU組成的存儲(chǔ)系統(tǒng)。 CPU D7 D0 A9 … … A0 2114 D7 … … D4 A9 … … A0 2114 D3 … … D0 CS CS A0～ A9 演示 6 （三）字?jǐn)U展：是指增加存儲(chǔ)器中字的數(shù)量，靜態(tài)存儲(chǔ)器進(jìn)行字?jǐn)U展時(shí)，將各芯片的地址線、數(shù)據(jù)線、讀寫(xiě)控制線相應(yīng)并聯(lián)，由片選信號(hào)來(lái)區(qū)分各芯片的地址范圍。 例如：使用 6264芯片和 8位 CPU組成一個(gè) 24k 8系統(tǒng)。 每片地址從 A12～ A0完全對(duì)應(yīng)的，各片 A12～ A0和 CPU的A12～ A0一一對(duì)應(yīng)連接。 A1 A1 A13接到地址譯碼器上。 演示 7 地址表： A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1A0 6264 ① 0 0 0 0 H 0 0 0 1 H … … 1 F F F H 0 0 0 0 0 0 … … 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 … … 1 1 1 1 1 1 1 1 1 1 1 1 1 6264 ② 2 0 0 0 H 2 0 0 1 H …
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1