【總結(jié)】1通信電路EDA課程項(xiàng)目基于VHDL語言的的電子鐘設(shè)計(jì)負(fù)責(zé)人:xxxxxxxxxxx成員:xxxxxxxxxxxxx、xxxxxxxxxxxx完成日期:xxxxxxxx2目錄1
2024-11-17 21:37
【總結(jié)】永州職業(yè)技術(shù)學(xué)院課程設(shè)計(jì)課程名稱:EDA技術(shù)實(shí)用教程題目:基于FPGA的數(shù)字鐘設(shè)計(jì)系、專業(yè):電子技術(shù)系應(yīng)用電子年級、班級:07級電子大專學(xué)生姓名:馮苗指導(dǎo)老師:龍安國時間:2008年12月目錄一、系統(tǒng)設(shè)計(jì)…………
2025-07-07 15:46
【總結(jié)】課程設(shè)計(jì)任務(wù)書課程名稱計(jì)算機(jī)組成原理課程設(shè)計(jì)時間2020~2020學(xué)年第一學(xué)期19~20周學(xué)生姓名楊學(xué)鎮(zhèn)指導(dǎo)老師肖曉麗題目數(shù)字鐘的設(shè)計(jì)與制作主要內(nèi)容:本課程設(shè)計(jì)主要是利用硬件描述語言VHDL的設(shè)計(jì)思想,采用自頂向下的方法、劃分模塊來設(shè)計(jì)數(shù)字鐘的幾個模塊。通過課程設(shè)計(jì)深入理解計(jì)算機(jī)的基本原理和方法,加深
2024-11-17 21:38
【總結(jié)】數(shù)字鐘設(shè)計(jì)(論文)1單片機(jī)課程設(shè)計(jì)報(bào)告課題名稱:基于單片機(jī)技術(shù)數(shù)字鐘電路的設(shè)計(jì)系部:
2024-11-09 16:45
【總結(jié)】數(shù)字鐘應(yīng)用課程設(shè)計(jì)說明書1、數(shù)字鐘原理設(shè)計(jì)本科設(shè)設(shè)計(jì)的數(shù)字鐘主要應(yīng)用到74ls90芯片的計(jì)數(shù)功能,通過輔助電路完成六十進(jìn)制和十二進(jìn)制計(jì)數(shù),從而實(shí)現(xiàn)數(shù)字鐘的功能。74ls90是包含一個二分頻和五分頻的計(jì)數(shù)器,其邏輯功能鍵表1。表174ls90邏輯功能輸入輸出R0(1)R0(2)
2025-08-04 00:08
【總結(jié)】C語言程序設(shè)計(jì)說明書一、C語言概述1、C語言出現(xiàn)的歷史背景:C語言是國際上廣泛流行的計(jì)算機(jī)高級語言,既可用來寫系統(tǒng)軟件,也可用來寫應(yīng)用軟件。C語言是在B語言的基礎(chǔ)上發(fā)展起來的,它的根源可以追溯到ALGOL60。1960年出現(xiàn)的ALGOL60是一種面向問題的高級語言,它離硬件比較遠(yuǎn),不宜用來編寫系統(tǒng)程序。1963年英國的劍橋大學(xué)推出了CPL(binedprogram
2025-05-13 22:20
【總結(jié)】吉林化工學(xué)院課程設(shè)計(jì)說明書基于DS1302的數(shù)字鐘設(shè)計(jì)DesignofdigitalclockbasedonDS1302學(xué)生學(xué)號:10530221學(xué)生姓名:郭芬芬專業(yè)班級:電信1002指導(dǎo)教師:程立敏
2025-06-27 17:29
【總結(jié)】吉林化工學(xué)院課程設(shè)計(jì)說明書基于DS1302的數(shù)字鐘設(shè)計(jì)DesignofdigitalclockbasedonDS1302專業(yè)班級:電信1002起止日期:~吉林化工學(xué)院JilinInst
2025-08-17 15:30
【總結(jié)】吉林化工學(xué)院課程設(shè)計(jì)說明書基于DS1302的數(shù)字鐘設(shè)計(jì)DesignofdigitalclockbasedonDS1302學(xué)生學(xué)號:10530221學(xué)生姓名:郭芬芬專業(yè)班級:電信1002
2025-08-20 10:23
【總結(jié)】大學(xué)畢業(yè)論文基于FPGA的數(shù)字鐘設(shè)計(jì)(VHDL語言實(shí)現(xiàn))摘要本設(shè)計(jì)為一個多功能的數(shù)字鐘,具有年、月、日、時、分、秒計(jì)數(shù)顯示功能,以24小時循環(huán)計(jì)數(shù);具有校對功能以及整點(diǎn)報(bào)時功能。本設(shè)計(jì)采用EDA技術(shù),以硬件描述語言VHDL為系統(tǒng)邏輯描述手段設(shè)
2024-12-07 01:02
【總結(jié)】1數(shù)字時鐘設(shè)計(jì)(1)能顯示周、時、分、秒,精確到(2)可自行設(shè)置時間(3)可設(shè)置鬧鈴,并且對鬧鈴時間長短可控制(1)根據(jù)題目要求可分解為正常計(jì)時、時間設(shè)置和鬧鈴設(shè)置三大模塊(2)正常計(jì)時模塊可分解為周、時、分、秒等子模塊(3)時間設(shè)置模塊分別進(jìn)行秒置數(shù)、分置數(shù)、時置
2025-05-07 19:10
【總結(jié)】第一篇:用VHDL語言編寫的數(shù)字鐘程序 永州職業(yè)技術(shù)學(xué)院 課程設(shè)計(jì) 課程名稱:EDA技術(shù)實(shí)用教程題目:基于FPGA的數(shù)字鐘設(shè)計(jì)系、專業(yè):電子技術(shù)系應(yīng)用電子年級、班級:07級電子大專學(xué)生姓名:馮苗...
2024-10-25 10:58
【總結(jié)】沈陽理工大學(xué)學(xué)士學(xué)位論文I摘要VHDL(即超高速集成電路硬件描述語言)是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來的一種硬件描述語言,主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口,是電子設(shè)計(jì)自動化(EDA)的關(guān)鍵技術(shù)之一。它采用一種自上而下(top-down)的設(shè)計(jì)方法,即從系統(tǒng)總體要求出發(fā),自上至下地逐步將設(shè)計(jì)內(nèi)容細(xì)化,如劃分為若干
2025-05-07 20:30
【總結(jié)】1NANHUAUniversity電子技術(shù)課程設(shè)計(jì)題目基于VHDL的電子鐘的設(shè)計(jì)學(xué)院名稱電氣工程學(xué)院指導(dǎo)教師職稱班
2025-05-07 19:16
【總結(jié)】成績課程設(shè)計(jì)說明書題目:多功能數(shù)字鐘專業(yè):電氣工程與自動化年級:2010級學(xué)生:學(xué)號:指導(dǎo)教師:完成日期:
2025-08-03 02:51