【文章內(nèi)容簡(jiǎn)介】 、計(jì)數(shù)器，中斷系統(tǒng)及特殊功能寄存器。 （ 1） AT89C52單片機(jī)的結(jié)構(gòu) 圖 21 圖 21 是 AT89S51 單片機(jī)引腳配置圖 ， 40 個(gè)引腳中，正電源和接地兩根，外置石英振蕩器的時(shí)鐘線兩根， 4組 8位共 32 個(gè) I/O 口，中斷口線與 P3口線復(fù)用。引腳說(shuō)明如下： ① Pin20 :接地線 ② Pin40 : 正電源接腳。正常工作或?qū)ζ瑑?nèi) EPROM 燒寫程序時(shí)， AT89S51 可以接 ~ 范圍內(nèi)的直流正電源，一般取代 +5V 作為電源 使用 ③ Pin19 : 時(shí)鐘 XTAL1 腳，片內(nèi)振蕩電路的輸入端 ④ Pin18 : 時(shí)鐘 XTAL2 腳，片內(nèi)振蕩電路的輸出端 ⑤輸入 /輸出（ I/O）引腳 : Pin39~Pin32為 ~ 入 /輸出腳， Pin1~Pin8為 ~ 輸入 /輸出腳， Pin21~Pin28 為 ~ 輸入 /輸出腳，Pin10~Pin17 為 ~ 輸入 /輸出腳。 ⑥ Pin9 : RST 復(fù)用信號(hào)復(fù)用腳。（當(dāng)單片機(jī)通電后，時(shí)鐘電路開(kāi)始工作，在 RST引腳上出現(xiàn) 24 個(gè)時(shí)鐘周期以上的高電平，系統(tǒng)即初始復(fù)位。初始化后，程序計(jì)數(shù)器 PC 指向 0000H ， P0~P3 輸出口全部為高電平，堆棧指針寫入 07H，其他專用寄存器被清“ 0”， RST 由高電平變?yōu)榈碗娖胶?，系統(tǒng)即從 0000H 地址開(kāi)始執(zhí)行程序。 ⑦ Pin30 : ALE/PROG ALE，當(dāng)訪問(wèn)外部程序存儲(chǔ)器時(shí)， ALE（地址鎖存）的輸出用于鎖存地址的低字節(jié)，而訪問(wèn)內(nèi)部程序存儲(chǔ)器時(shí)， ALE 端將有一個(gè) 1/6時(shí)鐘頻率的正脈沖信號(hào)，這個(gè)信號(hào)可以識(shí)別單片機(jī)是否在工作，也可以當(dāng)作一個(gè)時(shí)鐘周期向外輸出；還有一個(gè)特點(diǎn)，當(dāng)訪問(wèn)外部程序存儲(chǔ)器時(shí)， ALE 會(huì)跳過(guò)一個(gè)脈沖。如果單片機(jī)是 EPROM 在編程期間， PROG 將用于輸入編程脈沖。 ⑧ Pin29 ： PESN，當(dāng)訪問(wèn)外部程序存儲(chǔ)器時(shí)，此引腳輸出負(fù)脈沖選通信號(hào)， PC 3 的 16 位地址數(shù)據(jù)將出現(xiàn)在 P0和 P3口上，外部程序存儲(chǔ)器則把指令數(shù) 據(jù)放到 P0口上，由 CPU 讀入并執(zhí)行。 ⑨ Pin31 ： EA/ VPP，程序存儲(chǔ)器的內(nèi)外部選通線。 （ 2） AT89S51 單片機(jī)的內(nèi)部結(jié)構(gòu) AT89S51 內(nèi)部結(jié)構(gòu)圖 a、 中央處理器（ CPU）：主要由運(yùn)算器和控制器構(gòu)成；運(yùn)算器主要包括算術(shù)與邏輯運(yùn)算部件 ALU，累加器 ACC，寄存器 B， 存器 TMP1 和 TMP2，程序狀態(tài)字寄存器 PSW、布爾存儲(chǔ)器和十進(jìn)制調(diào)整電路等 b、 存儲(chǔ)器：由片內(nèi)程序存儲(chǔ)器和片外程序存儲(chǔ)器，片內(nèi)數(shù)據(jù)存儲(chǔ)器、片外數(shù)據(jù)存儲(chǔ)器。 c、 輸入 /輸出（ I/O）端口：由并行 I/O端口和串行 I/O 端口 d、 定時(shí) /計(jì)數(shù)器 e、 中斷系統(tǒng) 4 五 、 SPI總線簡(jiǎn)介 概述 . SPI, Serial Perripheral Interface, 串行外圍設(shè)備接口 , 是 Motorola 公司推出的一種同步串行接口技術(shù) . SPI 總線在物理上是通過(guò)接在外圍設(shè)備微控制器 (PICmicro) 上面的微處理控制單元 (MCU) 上叫作同步串行端口(Synchronous Serial Port) 的模塊 (Module)來(lái)實(shí)現(xiàn)的 , 它允許 MCU 以全雙工的同步串行方式 , 與各種外圍設(shè)備進(jìn)行高 速數(shù)據(jù)通信 . SPI 主要應(yīng)用在 EEPROM, Flash, 實(shí)時(shí)時(shí)鐘 (RTC), 數(shù)模轉(zhuǎn)換器 (ADC), 數(shù)字信號(hào)處理器 (DSP) 以及數(shù)字信號(hào)解碼器之間 . 它在芯片中只占用四根管腳 (Pin) 用來(lái)控制以及數(shù)據(jù)傳輸 , 節(jié)約了芯片的 pin 數(shù)目 , 同時(shí)為 PCB 在布局上節(jié)省了空間 . 正是出于這種簡(jiǎn)單易用的特性 , 現(xiàn)在越來(lái)越多的芯片上都集成了 SPI 技術(shù) . 特點(diǎn) （ 1） 采用主 從模式 (MasterSlave) 的控制方式 SPI 規(guī)定了兩個(gè) SPI 設(shè)備之間通信必須由主設(shè)備 (Master) 來(lái)控制次設(shè)備 (Slave). 一個(gè) Master 設(shè)備可以通過(guò)提供 Clock 以及對(duì) Slave 設(shè)備進(jìn)行片選 (Slave Select) 來(lái)控制多個(gè) Slave 設(shè)備 , SPI 協(xié)議還規(guī)定 Slave 設(shè)備的 Clock 由 Master 設(shè)備通過(guò) SCK 管腳提供給 Slave 設(shè)備 , Slave 設(shè)備本身不能產(chǎn)生或控制 Clock, 沒(méi)有 Clock 則 Slave 設(shè)備不能正常工作 . （ 2） 采用同步方式 (Synchronous)傳輸數(shù)據(jù) Master 設(shè)備會(huì)根據(jù)將要 交換的數(shù)據(jù)來(lái)產(chǎn)生相應(yīng)的時(shí)鐘脈沖 (Clock Pulse), 時(shí)鐘脈沖組成了時(shí)鐘信號(hào) (Clock Signal) , 時(shí)鐘信號(hào)通過(guò)時(shí)鐘極性 (CPOL) 和 時(shí)鐘相位 (CPHA) 控制著兩個(gè) SPI 設(shè)備間何時(shí)數(shù)據(jù)交換以及何時(shí)對(duì)接收到的數(shù)據(jù)進(jìn)行采樣 , 來(lái)保證數(shù)據(jù)在兩個(gè)設(shè)備之間是同步傳輸?shù)?. （ 3） 數(shù)據(jù)交換 (Data Exchanges) SPI 設(shè)備間的數(shù)據(jù)傳輸之所以又被稱為數(shù)據(jù)交換 , 是因?yàn)? SPI 協(xié)議規(guī)定一個(gè) SPI 設(shè)備不能在數(shù)據(jù)通信過(guò)程中僅僅只充當(dāng)一個(gè) 發(fā)送者 (Transmitter) 或者 接收者 (Receiver). 在每個(gè) Clock 周期內(nèi) , SPI 設(shè)備都會(huì)發(fā)送并接收一個(gè) bit 大小的數(shù)據(jù) , 相當(dāng)于該設(shè)備有一個(gè) bit 大小的數(shù)據(jù)被交換了 . 5 一個(gè) Slave 設(shè)備要想能夠接收到 Master 發(fā)過(guò)來(lái)的控制信號(hào) , 必須在此之前能夠被 Master 設(shè)備進(jìn)行訪問(wèn) (Access). 所以 , Master 設(shè)備必須首先通過(guò) SS/CS pin 對(duì) Slave 設(shè)備進(jìn)行片選 , 把想要訪問(wèn)的 Slave 設(shè)備選上 . 在數(shù)據(jù)傳輸?shù)倪^(guò)程中 , 每次接收到的數(shù)據(jù)必須在下一次 數(shù)據(jù)傳輸之前被采樣 . 如果之前接收到的數(shù)據(jù)沒(méi)有被讀取 , 那么這些已經(jīng)接收完成的數(shù)據(jù)將有可能會(huì)被丟棄 , 導(dǎo)致 SPI 物理模塊最終失效 . 因此 , 在程序中一般都會(huì)在 SPI 傳輸完數(shù)據(jù)后 , 去讀取 SPI 設(shè)備里的數(shù)據(jù) , 即使這些數(shù)據(jù) (Dummy Data)在我們的程序里是無(wú)用的 . 工作機(jī)制 上圖只是對(duì) SPI 設(shè)備間通信的一個(gè)簡(jiǎn)單的描述 , 下面就來(lái)解釋一下圖中所示的幾個(gè)組件 (Module): SSPBUF, Synchronous Serial Port Buffer, 泛指 SPI 設(shè)備里面的內(nèi)部緩沖區(qū) , 一般在物理上是以 FIFO 的形式 , 保存?zhèn)鬏斶^(guò)程中的臨時(shí)數(shù)據(jù) 。 SSPSR, Synchronous Serial Port Register, 泛指 SPI 設(shè)備里面的移位寄存器 (Shift Regitser), 它的作用是根據(jù)設(shè)置好的數(shù)據(jù)位寬 (bitwidth) 把數(shù)據(jù)移入或者移出 SSPBUF。 Controller, 泛指 SPI 設(shè)備里面的控制寄存器 , 可以通過(guò)配置它們來(lái)設(shè)置 SPI 總線的傳輸模式 . 通常情況下 , 我們只需要對(duì)上圖所描述的四個(gè)管腳 (pin) 進(jìn)行編程即可控制整個(gè) SPI 設(shè)備之間的數(shù)據(jù)通信 : 6 SCK, Serial Clock, 主要的作用是 Master 設(shè)備往 Slave 設(shè)備傳輸時(shí)鐘信號(hào) , 控制數(shù)據(jù)交換的時(shí)機(jī)以及速率 。 SS/CS, Slave Select/Chip Select, 用于 Master 設(shè)備片選 Slave 設(shè)備 , 使被選中的 Slave 設(shè)備能夠被 Master 設(shè)備所訪問(wèn) 。 SDO/MOSI, Serial Data Output/Master Out Slave In, 在 Master 上面也被稱為 TxChannel, 作為數(shù)據(jù)的出口 , 主要用于 SPI 設(shè)備發(fā)送數(shù)據(jù) 。 SDI/MISO, Serial Data Input/Master In Slave Out, 在 Master 上面也被稱為 RxChannel, 作為數(shù)據(jù)的入口 , 主要用于 SPI 設(shè)備接收數(shù)據(jù) 。 SPI 設(shè)備在進(jìn)行通信的過(guò)程中 , Master 設(shè)備和 Slave 設(shè)備之間會(huì)產(chǎn)生一個(gè)數(shù)據(jù)鏈路回環(huán) (Data Loop), 就像上圖所畫的那樣 , 通過(guò) SDO 和 SDI 管腳 , SSPSR 控制數(shù)據(jù)移入移出 SSPBUF, Controller 確定 SPI 總線的通信模式 , SCK 傳輸時(shí)鐘信號(hào) . 六 、 74HC595簡(jiǎn)介 74HC595 是 8 位串行輸入 /輸出或者并行輸出移位寄存器，具有高阻關(guān)斷狀態(tài)。 特點(diǎn)： （ 1）、 8 位串行輸入 （ 2）、 8 位串行或并行輸出 （ 3）、 存儲(chǔ)狀態(tài)寄存器，三種狀態(tài) （ 4）、 輸