【文章內(nèi)容簡介】 (2) 微程序與工作程序之間的對應關系：一條微指令包含的微命令控制實現(xiàn)一步 (一個時鐘 5 周期 )機器操作；若干條微指令組成一小段微程序，解 釋實現(xiàn)一條機器指令；控制存儲器中的微程序能解釋實現(xiàn)全部指令系統(tǒng)。 簡答題：簡述微程序控制方式的優(yōu)缺點 優(yōu)點：設計比較規(guī)整，易于修改擴充。 缺點：速度較組合邏輯控制器稍慢。 應用于對速度要求不是特別高的 CPU中，例如 Intel的 80 86系列。 11．同步控制方式 同步控制方式是這樣一種時序控制方式：各項操作都由統(tǒng)一的時序信號同步定時，它的主要特征是有固定的時鐘周期劃分。這意味著什么時間執(zhí)行什么操作是事先安排好的，一項基本操作占用一個時鐘周期 (節(jié)拍 )，某個操作發(fā)生的時刻由相應的脈沖邊沿定時。 在 CPU內(nèi)部及各設備內(nèi)部一般都采用同步控制方式；在傳送距離較短、各設備速度差異不很大、傳送時間可大致預估的系統(tǒng)中，其系統(tǒng)總線也廣泛應用同步控制方式，稱為同步總線。 12．異步控制方式 在異步控制方式中，數(shù)據(jù)傳送及各項操作之間的銜接采用應答方式實現(xiàn)；所需時間視實際需要而定，能短則短，需長則長；其主要特征是沒有固定的時鐘周期劃分，由一組應答信號定時。在傳送距離較長、系統(tǒng)內(nèi)各設備差異較大、傳送時間不易預先估計的系統(tǒng)中，其系統(tǒng)總線常采用異步控制方式，稱為異步總線。 13．總線及其分類 總線是一組可由 多個部件分時共享的傳送信息的公共線路。它可連接多個部件 (共享 )，某一時刻只能有一個部件可通過總線發(fā)送數(shù)據(jù) (分時 )，但可將該數(shù)據(jù)傳送至一個或同時傳送至多個部件。 按數(shù)據(jù)傳送格式，總線可分為串行總線與并行總線。按時序控制方式，總線可分為同步總線與異步總線，或再細分出一種同步擴展總線。按所處的位置和功能，可分為 CPU內(nèi)部總線、系統(tǒng)總線以及各種部件內(nèi)部總線。按傳送信息類型，可分為地址總線、數(shù)據(jù)總線、控制總線。 14．系統(tǒng)總線的信號組成 典型的系統(tǒng)總線大致包括下述類型的信號：電源與地，地址，數(shù)據(jù)，同步 定時信號或異步應答信號，數(shù)據(jù)傳送控制信號，中斷請求與批準信號，總線請求與批準，系統(tǒng)復位等。 15． I/O接口的定義與分類 I/O接口是位于系統(tǒng)總線與 I/O設備之間的邏輯部件，它提供了主機與 I/O設備之間進行信息傳送的界面和控制邏輯。 按數(shù)據(jù)傳送格式，接口可分為串行接口與并行接口。注意，接口的一側(cè)面向系統(tǒng)總線，另一側(cè)面向 I/O設備。對于并行接口，它與系統(tǒng)總線以及與 I/O設備之間都是并行。而對于串行接口，它與系統(tǒng)總線之間仍為并行，與設備之間則是串行。因此在串行接口中需進行串并轉(zhuǎn)換，比并行接口復 雜。 按時序控制方式分類，接口可分為同步接口與異步接口。 按 I/O控制機制分類，接口可分為直接程序控制方式接口、中斷接口、 DMA接口。 16．中斷接口的基本組成及功能 (1) 端口地址譯碼電路與讀寫控制。它決定是否訪問本接口，選擇接口的哪個寄存器，讀出還是寫入。 (2) 命令字及狀態(tài)字寄存器。 CPU采用輸出指令通過數(shù)據(jù)總線向接口寫入命令字，其代碼將產(chǎn)生某些具體的操作命令。 CPU采用輸入指令通過數(shù)據(jù)總線從接口讀取狀態(tài)字，以判別接口及設備的工作狀態(tài)。 6 (3) 數(shù)據(jù)緩沖寄存器 /存儲器。它轉(zhuǎn)發(fā)輸入、 輸出數(shù)據(jù)，實現(xiàn)緩沖使主機與 I/O 設備之間達到速度匹配，及可能需要的串并格式轉(zhuǎn)換。 (4) 與設備特性及中斷機制有關的控制邏輯。通常將其中的公共部分 (各接口公用 )集中在中斷控制器中，它包含：暫存中斷請求信號、屏蔽、判優(yōu)、中斷類型碼、向 CPU提出請求及接受批準信號等。而某個設備的中斷信號產(chǎn)生電路，以及與該設備操作相關的控制邏輯，則位于該 I/O接口中。 簡答題：簡述 I/O接口的基本功能 (1) 地址譯碼，選取接口寄存器。 (2) 接收控制命令，提供工作狀態(tài)信息。 (3) 數(shù)據(jù)緩沖 (速度匹配 )，格式轉(zhuǎn)換。 (4) 控制邏輯，如中斷、 DMA控制邏輯，設備操作等。 17．三級存儲體系 常見的三級存儲體系 (從 CPU往外 )是： Cache、主存、外存。 主存儲器用來存放需 CPU運行的程序和數(shù)據(jù)。用半導體 RAM構成，常包含少部分 ROM?？捎?CPU直接編程訪問，采取隨機存取方式，即：可按某個隨機地址直接訪問任一單元 (不需順序?qū)ふ?)，存取時間與地址無關。存儲容量較大，常用字節(jié)數(shù)表示，有時也用單元數(shù)位數(shù)表示。速度較快，以存取周期表示。 Cache 位于 CPU與主存之間 (有些 Cache集在 CPU芯片之中 )，用來存 放當前運行的程序和數(shù)據(jù)，它的內(nèi)容是主存某些局部區(qū)域 (頁 )的復制品。它用快速的半導體 RAM構成，采取隨機存取方式。存儲容量較小而速度最快。 外存儲器用來存放暫不運行但需聯(lián)機存放的程序和數(shù)據(jù)。用磁盤、光盤、磁帶等構成，磁盤用于需頻繁訪問場合，光盤目前多用于提供系統(tǒng)軟件，而磁帶多用于較大系統(tǒng)的備份。CPU不能直接編址訪問外存，而是將它當作外圍設備調(diào)用。磁帶采取順序存取方式。磁盤與光盤采取直接存取 (半順序 )方式，先直接定位到某個局部區(qū)域，再在其中順序存取。外存容量可以很大，以字節(jié)數(shù)表示。由于外存的存取時間與 數(shù)據(jù)所在位置有關，所以不能用統(tǒng)一的存取周期指標來表示。例如磁盤的速度指標可按其工作過程分成三個階段描述：①平均尋道時間②平均旋轉(zhuǎn)延遲 (等待 )時間③數(shù)據(jù)傳輸率。 18．靜態(tài) RAM 靜態(tài) RAM依靠雙穩(wěn)態(tài)電路 (內(nèi)部交叉反饋 )存儲信息，即一個雙穩(wěn)態(tài)電路單元存放一位二進制信息，一種穩(wěn)態(tài)為 0，另一種穩(wěn)態(tài)為 1。只要電源正常就能長期保存信息，不需動態(tài)刷新，所以稱為靜態(tài)存儲器。一旦斷電則信息將會丟失，屬于易失性 (揮發(fā)性 )存儲器。與動態(tài)RAM相比，靜態(tài) RAM的速度更快，功耗較大，集成度較低，常用于容量較小的存儲器中。 改錯題：靜態(tài) RAM的“靜態(tài)”二字含意是：在工作中它的內(nèi)容靜止不變。 19．動態(tài) RAM 動態(tài) RAM 依靠電容暫存電荷來存儲信息，電容充電至高電平為 1，放電至低電平為 0。由于暫存電荷會逐漸泄漏，需要定期補充電荷來維持為 1的存儲內(nèi)容，這種方法稱為動態(tài)刷新。由于需要動態(tài)刷新，所以稱為動態(tài)存儲器。在電源正常并采取動態(tài)刷新的條件下，可以長期保存信息。一旦斷電則信息丟失，也屬于易失性存儲器。與靜態(tài) RAM 相比，動態(tài) RAM功耗較小，集成度較高，但速度稍慢一些。常用來構成容量較大的存儲器。 20．動態(tài)刷新 在動態(tài) 存儲器中，定期對原存信息為 1