【文章內(nèi)容簡(jiǎn)介】 ，因?yàn)槲覀冎恍枰@示特定的 文字 ，無需龐大的字庫(kù)，因此 4K Flash 已經(jīng)可以滿足字庫(kù)儲(chǔ)存的需求，不需要擴(kuò)展外存儲(chǔ)器。 STC89C52 芯片介紹 STC89C52 是美國(guó) ATMEL 公司生產(chǎn)的 8 位 Flash ROM 單片機(jī)。其最突出的優(yōu)點(diǎn)是片內(nèi) ROM 為 Flash ROM，可擦寫 1000 次以上，應(yīng) 用并不復(fù)雜的通用 ROM寫入器就能方便的擦寫，讀取也很 方便，價(jià)格低廉，具有在片程序 ROM 二級(jí)保密系統(tǒng)。因此可靈活應(yīng)用于各種控制領(lǐng)域。 STC89C52 包含以下一些功能部件： 內(nèi)含 一個(gè) 8 位 CPU 和 ；一個(gè)片內(nèi)振蕩器和時(shí)鐘電路； 有 8KB Flash ROM 以及128B 內(nèi) RAM； 它還 可尋址 64KB 的外 ROM 和外 RAM 控制電路；兩個(gè) 16 位定時(shí) /計(jì)數(shù)器， 21 個(gè)特殊功能寄存器 ； 4 個(gè) 8 位并行 I/O 口；一個(gè)可編程全雙工串行口 ； 5 個(gè)中斷源，可設(shè)置成 2 個(gè)優(yōu)先級(jí)。 STC89C52 單片機(jī)一般采用雙列直插 DIP 封裝，共 40 個(gè) 引腳，圖 33 為其引腳排列圖。 40 個(gè)引腳大致可分為 4 類：電源、時(shí)鐘、控制各 I/O 引腳。 一 ． 電源 Vcc—— 芯片電源，接 +5V； GND—— 接地端。 二 ． 時(shí)鐘 XTAL XTAL2—— 晶體振蕩電路反相輸入端和輸出端 。 桂林航天工業(yè)學(xué)院畢業(yè) 論文 7 P 1. 01P 1. 12P 1. 23P 1. 34P 1. 45P 1. 56P 1. 67P 1. 78R S T / V P D9P 3. 0 /R x D10P 3. 1 /T xD11P 3. 2 /IN T 012P 3. 3 /IN T 113P 3. 4 /T 014P 3. 5 /T 115P 3. 6 /W R16P 3. 7 /R D17X T A L 218X T A L 119GND20P 2. 021P 2. 122P 2. 223P 2. 324P 2. 425P 2. 526P 2. 627P 2. 728P S E N29A L E / P R O G30E A /V p p31P 0. 732P 0. 633P 0. 534P 0. 435P 0. 336P 0. 237P 0. 138P 0. 039V C C40U1A T 8 9 C 5 1 圖 33 STC89C2 引腳圖 三 ． 控制線 控制線共有 4 根，其中 3 根是復(fù)用線。所謂復(fù)用線是指具有兩種功能，正常使用時(shí)是一種功能，在某種條件下是另一種功能。 1． ALE/ PROG —— 地址鎖存允許 /片內(nèi) EPROM 編程脈沖。 （ 1） ALE 功能：用來鎖存 P0 口送出的低八位地址。 STC89C52 在并行擴(kuò)展外存儲(chǔ)器時(shí)， P0 口用于分時(shí)傳送低 8 位地址和數(shù)據(jù)信號(hào)，且均為二進(jìn)制數(shù)。當(dāng) ALE 信號(hào)有效時(shí)， P0 口傳送的是低 8 位地址信號(hào)； ALE信號(hào)無效時(shí)， P0 口傳送的是低 8 位地址信號(hào)。在 ALE 信號(hào)的下降沿，鎖定 P0口傳送的內(nèi)容，即低 8 位地址信號(hào)。 需要指出的是，當(dāng) CPU不執(zhí)行訪問外 RAM 指令， ALE 以時(shí)鐘振蕩頻率 1/6的固定頻率輸出，因此 ALE 信號(hào)也可作為外部芯片 CLK 時(shí)鐘或其他需要。但是，當(dāng) CPU執(zhí)行 MOVX 指令時(shí)， ALE 將跳過一 個(gè) ALE 脈沖。 （ 2） PROG 功能：片內(nèi) EPROM 的芯片，在 EPROM 編程期間，此引腳輸入編程脈沖。 2． PSEN —— 外 ROM 讀選通信號(hào)。 89C52 讀外 ROM 時(shí)，每個(gè)機(jī)器周期內(nèi) PSEN 兩次有效輸出。 PSEN 可作為外ROM 芯片輸出允許 OE 的選通信號(hào)。在讀內(nèi) ROM 或讀外 RAM 時(shí)， PSEN 無效。 3． RST/VPD—— 復(fù)位 /備用電源。 （ 1） 正常工作時(shí)， RST 端為復(fù)位信號(hào)輸入端，只要在該引腳上連續(xù)保持兩個(gè)機(jī)器周期以上高電平， STC89C52 芯片即實(shí)現(xiàn)復(fù)位操作，復(fù)位后一切從頭開始，第三章 系統(tǒng)硬件部分設(shè)計(jì) 8 CPU從 0000H 開始執(zhí)行指令。 （ 2） VPD功能：在 VCC掉電情況下，該引腳可接上備用電源，由 VPD向片內(nèi)RAM 供電，以保持片內(nèi) RAM 中的數(shù)據(jù)不丟失。 4． EA /VPP—— 內(nèi)外 ROM 選擇 /片內(nèi) EPROM 編程電源。 （ 1） EA 功能：正常工作時(shí)， EA 為內(nèi)外 ROM 選擇端。 STC89C52 單片機(jī)ROM 尋址范圍為 64KB，其中 4KB 在片內(nèi)， 60KB 在片外。當(dāng) EA 保持高電平時(shí)，先訪問內(nèi) ROM， 但當(dāng) PC 值超過 4KB 時(shí)，將自動(dòng)轉(zhuǎn)向執(zhí)行外 ROM 中的程序。當(dāng) EA 保持低電平時(shí)，則只訪問外 ROM，不管芯片內(nèi)有否內(nèi) ROM。 （ 2） VPP功能：片內(nèi)有 EPROM 的芯片，在 EPROM 編程期間，此引腳用于施加編程電源。 四 ． I/O 引腳 STC89C52 有 P0、 P P P3 4 個(gè) 8 位并行 I/O 端口，共 32 個(gè)引腳。 P0 口是一組 8 位漏級(jí)開路型雙向 I/O 口，也即地址 /數(shù)據(jù)總線復(fù)用口。作為輸出口用時(shí)，每位能以吸收電流的方式驅(qū)動(dòng) 8 個(gè) TTL 邏輯門電路，對(duì)端口寫 1 時(shí)，又可作高阻抗輸入端用。 P1 口是帶內(nèi)部上拉電阻的雙向 I/O口，向 P1口寫入 1時(shí) P1口被內(nèi)部上拉為高電平，可用作輸入口。 Flash編程和程序校驗(yàn)期間， P1接收低 8位地址。 P2 口是帶內(nèi)部上拉電阻的雙向 I/O口，向 P2口寫入 1時(shí) P2口被內(nèi)部上拉為高電平可用作輸入口，當(dāng)作為輸入腳時(shí)被 外部拉低的 P2口會(huì)因?yàn)閮?nèi)部上拉而輸出電流 。 Flash編程和程序校驗(yàn)時(shí)， P2也接收高位地址和一些控制信號(hào)。 P3 口是帶內(nèi)部上拉電阻的雙向 I/O口，向 P3口寫入 1時(shí) P3口被內(nèi)部上拉為高電平可用作輸入口，當(dāng)作為輸入腳時(shí)被外部拉低的 P3口會(huì)因?yàn)閮?nèi)部上拉而輸出電流 。 P3口除了作為一般的 I/O口線外，更重要的是它的第二功能，如 表 3． 1所示： P3 口是帶內(nèi)部上拉電阻的雙向 I/O口，向 P3口寫入 1時(shí) P3口被內(nèi)部上拉為高電平可用作輸入口，當(dāng)作為輸入腳時(shí)被外部拉低的 P3口會(huì)因?yàn)閮?nèi)部上拉而輸出電流 。 桂林航天工業(yè)學(xué)院畢業(yè) 論文 9 單片機(jī)系統(tǒng)外圍電路 單片機(jī)系統(tǒng)外圍電路形式如圖 34 所示。單片機(jī)振蕩器反相放大器的輸入端（ XTAL1）和輸出端（ XTAL2）之間接上 12MHz 或更高頻率的晶振，以獲得較高的刷新頻率，使顯示更穩(wěn)定。電容 C C5 是晶振的負(fù)載電容，主要起頻率微調(diào)和穩(wěn)定 的 作用。單片機(jī)的串行口工作在方式 0 下，作為同步移位寄存器使用，端口 RXD（ ）作為數(shù)據(jù)移位的輸入 /輸出端，而由 TXD（ ）端輸出移位時(shí)鐘脈沖。移位數(shù)據(jù)的發(fā)送和接收 均 以 8 位為一幀，不設(shè)起始位和停止位，無論輸入 /輸出，均低位在前高位在后。 89C52 的通用 I/O 口 P1 作為顯示數(shù)據(jù)和二進(jìn)制行號(hào)的公用輸出口。兩種數(shù)據(jù)的輸出在時(shí)間上是錯(cuò)開的。 P1 口的低 4 位與行驅(qū)動(dòng)器相連，送出二進(jìn)制的行選信號(hào)； ～ 口則用來發(fā)送控制信號(hào)。 P0和 P2 口空著，在有必要的時(shí)候可以擴(kuò)展系統(tǒng)的 ROM 和 RAM。 端 口引腳 第二功能 —— RXD 串行口輸入端 —— TXD 串行口輸出端 —— 0INT 外部中斷 0請(qǐng)求輸入端 —— 1INT 外部中斷 1請(qǐng)求輸入端 —— T0 定時(shí) /計(jì)數(shù)器 0外部信號(hào)輸入端 —— T1 定時(shí) /計(jì)數(shù)器 1外部信號(hào)輸入端 —— WR 外 RAM寫選通信號(hào)輸出端 —— RD 外 RAM讀選通信號(hào)輸出端 表 3． 1 P3 各端口第二功能 第三章 系統(tǒng)硬件部分設(shè)計(jì) 10 GNDC43 3p FC53 3p FV C CY11 2M H zR28 .2 k ΩGND V C CP 1. 01P 1. 12P 1. 23P 1. 34P 1. 45P 1. 56P 1. 67P 1. 78R S T / V P D9P 3. 0 /R x D10P 3. 1 /T xD11P 3. 2 /IN T 012P 3. 3 /IN T 113P 3. 4 /T 014P 3. 5 /T 115P 3. 6 /W R16P 3. 7 /R D17X T A L 218X T A L 119GND20P 2. 021P 2. 122P 2. 223P 2. 324P 2. 425P 2. 526P 2. 627P 2. 728P S E N29A L E / P R O G30E A /V p p31P 0. 732P 0. 633P 0. 534P 0. 435P 0. 336P 0. 237P 0. 138P 0. 039V C C40U1A T 89 C 5 1+C61 0uABCDG1GNDT X D － S C KR X D － SIS C L RRCK 圖 34 單片機(jī)系統(tǒng)外圍電路圖 列驅(qū)動(dòng)電路 74HC595 是一款漏極開路輸出的 CMOS 移位寄存器，輸出端口為可控的三態(tài)輸出 端，亦能串行輸出控制下一級(jí)級(jí)聯(lián)芯片。 74HC595 的時(shí)鐘頻率至少能達(dá) 2525MHz， 74HC595 具有 標(biāo)準(zhǔn)串行（ SPI）接口 ，且 CMOS 串行輸出， 可 用于多個(gè)設(shè)備的級(jí)聯(lián) ，其 低功耗： TA =25℃ 時(shí)， Icc=4μA （ MAX） 列驅(qū)動(dòng)電路由集成電路 74HC595 構(gòu)成，它具有一個(gè) 8 位 串行輸入 /輸出或者并行輸出 的移位寄存器和一個(gè) 8 位輸出鎖存器的結(jié)構(gòu)，而且移位寄存器和輸出鎖存器的控制是各自獨(dú)立的，可以實(shí)現(xiàn)在顯示本行各列數(shù)據(jù)的同時(shí)，傳送下一行的列數(shù)據(jù)，即達(dá)到重疊處理的目的。 74HC595 的管腳及內(nèi)部結(jié)構(gòu)形式如 圖 35 所示。 桂林航天工業(yè)學(xué)院畢業(yè) 論文 11 圖 35 74HC595 的管腳 及內(nèi)部結(jié)構(gòu)邏輯圖 74HC595 的輸入側(cè)有 8 個(gè)串行移位寄存器，每個(gè)移位寄存器的輸出都連接一個(gè)輸出鎖存器。引腳 SER 是串行數(shù)據(jù)的輸入端。引腳 SRCLK 輸入移位寄存器的移位時(shí)鐘脈沖，在其上升沿發(fā)生移位，并將 SER 的下一個(gè)數(shù)據(jù)打入最低位。RCLK 是輸出鎖存器的打入信號(hào)，其上升沿將移位寄存器的輸出打入到輸出鎖存器。 SRCLR 信號(hào)是移位寄存器的清零輸入端，當(dāng)其為低時(shí)移位寄存器的輸出全部為 0，由于 SRCLK 和 RCLK 錯(cuò)誤 !未指定書簽。 兩個(gè)信號(hào)是互相獨(dú)立的，所以能夠做到輸入串行移位與輸出鎖 存互不干擾。芯片的輸出端為 QA～ QH，最高位 QH 可作為多片 74HC595 級(jí)連應(yīng)用時(shí)，向上一級(jí)的級(jí)連輸出。但因 QH 受輸出鎖存器打入控制，所以還從輸出鎖存器前引出了 QH′，作為與移位寄存器完全同步的級(jí)連輸出。移位寄存和輸出鎖存的時(shí)序波形如圖 36 所示： 圖 36 移位寄存和輸出鎖存的時(shí)序波形圖 第三章 系統(tǒng)硬件部分設(shè)計(jì) 12 由 74HC595 組成的列驅(qū)動(dòng)器示于圖 37 中。該圖由兩片 74HC595 組成 16列的驅(qū)動(dòng)，由 16 個(gè)行驅(qū)動(dòng)器驅(qū)動(dòng) 16 行。第一片列驅(qū)動(dòng)器的 SER 端連接單片機(jī)輸出的串行列顯示數(shù)據(jù)，其 QH′端連接第二片的 SER 端，采用這 樣的方法組成兩片的級(jí)連。兩片相應(yīng)的 SRCLK、 SRCLR 、 RCLK 端分別并聯(lián)，作為統(tǒng)一的串行數(shù)據(jù)移位信號(hào)、串行數(shù)據(jù)清除信號(hào)和輸出鎖存器打入信號(hào)。這樣的結(jié)構(gòu)，使得各片串行移位能把 16 列的顯示數(shù)據(jù)依次輸入到相應(yīng)的移位寄存器輸出端。移位過程結(jié)束之后，控制器輸出 RCLK 打入信號(hào)， 16 列顯示數(shù)據(jù)一起打入相應(yīng)的輸出鎖存器。然后選通相應(yīng)的行，該行的各列就按照顯示數(shù)據(jù)的要求進(jìn)行顯示。 圖 37 顯示驅(qū)動(dòng)電路 行驅(qū)動(dòng)電路 行驅(qū)動(dòng)芯片 74HC138 介紹 74HC138 作用原理于高性能的存貯譯碼或要求傳輸延遲時(shí)間短的數(shù)據(jù)傳輸系統(tǒng) ,在