【文章內容簡介】 B1QB11QC9QD87 4 L S 9 2 _ 2R0(1)2R0(2)3R9(1)6R9(2)7CKA14QA12CKB1QB9QC8QD117 4 L S 9 0 _ 5GNDGND + 5 V+ 5 V 圖 37 60 進制計數(shù)器電路 電路中， 74LS92 作為十位計數(shù)器，在電路中采用六進制計數(shù)； 74LS90 作為個位計數(shù)器在電路中采用十進制計數(shù)。當 74LS90 的 14 腳接振蕩電路的輸出脈沖 1Hz時 74LS90開始工作，它計時到 10 時向十位計數(shù)器 74LS92 進位。下面對電路中所用的主要元件及功能介紹。 ① 十進制計數(shù)器 74LS90 74LS90 是二 ~五 ~十進制計數(shù)器，它有兩個時鐘輸入端 CKA 和 CKB。其中， CKA 第 10 頁 和 Q0 組成一位二進制計數(shù)器； CKB 和 Q3Q2Q1 組成五進制計數(shù)器；若將 Q0 與 CKB 相連接，時鐘脈沖從 CPA 輸入，則構成了 8421BCD 碼十進制計數(shù)器。 74LS90 有兩個清零端 R0（ 1）、 R0（ 2），兩個置 9 端 R9（ 1）和 R9（ 2），其 BCD 碼十進制計數(shù)時序如 表32，二 —五混合進制計數(shù)時序如表 33， 74LS90 的管腳圖如圖 38。 圖 38 74LS90 的管腳圖 表 32 BCD 碼十進制計數(shù)時序 表 33 二 —五混合進制計數(shù)時序 ② 異步計數(shù)器 74LS92 所謂異步計數(shù)器是指計數(shù)器內各觸發(fā)器的時鐘信號不是來自于同一外接輸入時鐘信號，因而觸發(fā)器不是同時翻轉。這種計數(shù)器的計數(shù)速度慢。一異步計數(shù)器 74LS92 是 二 —六 —十二進制計數(shù)器，即 CKA 和 Q0 組成二進制計數(shù)器， CKB 和 Q3Q2Q1 在 74LS92中為六進制計數(shù)器。當 CKB 和 Q0 相連，時鐘脈沖從 CKA 輸入， 74LS92 構成十六進制計數(shù)器。 74LS92 的管腳圖如圖 39。 CK DQ CQ BQ AQ 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 CK AQ BQ CQ DQ 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 1 0 0 0 6 1 0 0 1 7 1 0 1 0 8 1 0 1 1 9 1 1 0 0 R0(1) 2 R0(2) 3 R9(1) 6 R9(2) 7 CKA 14 QA 12 CKB 1 QB 9 QC 8 QD 11 74LS90 第 11 頁 圖 39 74LS92 管腳圖 “12 翻 1”小 時計數(shù)器電路 ① 電路如圖 310 所 示 圖 310 時計數(shù)電路 “12 翻 1”小時 計數(shù)器是按照 “01020304050607080910111201”規(guī)律計數(shù)的，計數(shù)器的計數(shù)狀態(tài)轉換就是按這樣得規(guī)律來技術的。 ② 電路的工作原理 由表可知：個位計數(shù)器由 4 位二進制同步可逆計數(shù)器 74LS191 構成，十位計數(shù)器由雙 D 觸發(fā)器 74LS74 構成 ，將它們組成 “12 翻 1”小時計數(shù)器。 由表可知：計數(shù)器的狀態(tài)要發(fā)生 兩次跳躍：一是：計數(shù)器 計到 9，即個位計數(shù)器的狀態(tài)為 Q03Q02Q01Q00=1001 后，在下一計數(shù)脈沖的作用下計數(shù)器進入暫態(tài) 1010，利用暫態(tài)的兩個 1 即 Q03Q01 使個位異步置 0，同時向十位計數(shù)器進位使 Q10=1；二是計數(shù)到 12CLK 3 D 2 SD 4 CD 1 Q 5 Q 6 74LS74A P0 15 P1 1 P2 10 P3 9 Q0 3 Q1 2 Q2 6 Q3 7 RC 13 TC 12 CLK 14 CE 4 U/D 5 PL 11 74LS191 4 5 6 U9B 74LS00 1 2 3 U9A 74LS00 11 12 13 U10D 74LS00 GND R1 +5V 8 9 U8D 74LS04 +5v CP R0(1) 6 R0(2) 7 CKA 14 QA 12 CKB 1 QB 11 QC 9 QD 8 74LS92 第 12 頁 后，在第 13 個計數(shù)脈沖作用下個位計數(shù)器的狀態(tài)應為 Q03Q02Q01Q00=0001，十位計數(shù)器的 Q10=0。第二次跳躍的十位清 “0”和個位置 “1”的輸出端 Q Q0 Q00 來產生。 對電路中所用的主要元件及功能介紹。 ① D 觸發(fā)器 74LS74 在電路中用到了 D 觸發(fā)器 74LS74， 74LS74 的管腳圖如圖 311。 圖 311 74LS74 管腳圖 下面將介紹一些有關 觸發(fā)器的內容： 觸發(fā)器，它是由門電路構成的邏輯電路，它的輸出具有兩個穩(wěn)定的物理狀態(tài)（高電平和低電平），所以它能記憶一位二進制代碼。 觸發(fā)器是存放在二進制信息的最基本的單元。按其功能可為基本 RS 觸發(fā)器觸、 JK 觸發(fā)器、 D 觸發(fā)器和 T 觸發(fā)器。 這幾種觸發(fā)器都有集成電路產品。其中應用最廣泛的當數(shù) JK 觸發(fā)器和 D 觸發(fā)器。不過，深刻理解 RS 觸發(fā)器對全面掌握觸發(fā)器的工作方式或動作特點是至關重要的。事實上，JK 觸發(fā) 器和 D 觸發(fā)器是 RS 觸發(fā)器的改進型，其中 JK 觸發(fā)器保留了兩個數(shù)據(jù)輸入端，而 D 觸發(fā)器只保留了一個數(shù)據(jù)輸入端。 D 觸發(fā)器有邊沿 D 觸發(fā)器和高電平 D 觸發(fā)器。74LS74 為一個電平 D 觸發(fā)器 ② 計數(shù)器 74LS191 74LS191 的管腳圖如圖 312 D 2 Q 5 Q 6 CLK 3 4 1 PRE CLR A 74LS74 第 13 頁 圖 312 74LS191 管腳圖 校時電路 圖313 校時電路 電路的工作原理 電路如圖 313 所示，校時電路的作用是：當數(shù)字鐘接通電源 或者出現(xiàn)誤差時，校正時間。校時是數(shù)字鐘應具有的基本功能。一般電子表都具有時、分、秒等校時功能。為了使電路簡單，在此設計中只進行分和小時的校時。校時有 “快校時 ”和 “慢校時 ”兩種，“快校時 ”是通過開關控制，使計數(shù)器對 1Hz 校時脈沖計數(shù)。 “慢校時 ”是用手動產生單脈沖作校時脈沖。圖中 S1 校分用的控制開關， S2（總圖）為校時用的控制開關，它們的控制功能如表 34 所示，校時脈沖采用分頻器輸出的 1Hz 脈沖，當 S1 或 S2 分別為 “0”時可以進行 “快校時 ”。如果校時脈沖由單次脈沖產生器提供，則可以進行 “慢校時 ”。 8 9 10 U10C 74LS00 1 2 3 U11A 74LS00 11 12 13 U10D 74LS00 R3 C1 S1 GND 10 11 U8E 74LS04 1HZ S2/M2 Q2 +5V CTEN 4 D/U 5 CLK 14 LD 11 MAX/MIN 12 RCO 13 A 15 QA 3 B 1 QB 2 C 10 QC 6 D 9 QD 7 74LS191 第 14 頁 表 34 校時開關的功能 S1 S2 功能 1 1 計數(shù) 1 0 校分 0 0 校時 對電路中所用的主要元件及功能介紹 在此電路中，用到的元器件有兩塊四 2 輸入與非門 74LS00 、一塊六反相器 74 LS0兩個電容、兩個電阻以及兩個開關。 （ 1）四 2 輸入與非門 74LS00 集成邏輯門是數(shù)字電路中應用十分廣泛最基本的一種器件，為了合理的使用和充分利用其性能，必須對它的主要參數(shù)和邏輯功能進行測試。 74LS00 與非門的主要參數(shù)為： 輸出高電平：指與非門有一個以上輸入端接地或接低電平時的輸出電平值。 輸出低電平：指與非門的所有輸入端均接高電平時的輸出電平值。 開門電平：指與非門輸出處于額定低電平時允許輸入高電平的最小值。 關門電平：指與非門輸出處于高電平狀態(tài)時允許輸入低電平的最大值。 電壓傳輸特性：是指門的輸出電壓隨輸入電壓而變化的曲線，由它可以得到門電路的輸出高電平、輸出低電平、關門電平和開門電平等。 低電平的輸出電源電流；是指輸入所有端都懸空，輸出端空載時，電源提供器件的電流。 高電平輸出電源電流：是指輸出端空載，每個門各有一個以上的輸入端接地，電源提供給器件的電流。 低電平輸入電流：是指被測輸入 端接地，其余輸入端懸空時，由被測輸入端流出的電流值。 高電平輸入電流：指被測輸入端接高電平，其余輸入端接地，流入被測輸入端的電流值。 扇出系數(shù)：門電路能驅動同類門的個數(shù)，它是衡量門電路負載能力的一個參數(shù)，TTL 與非門有兩種不同性質的負載，即灌電流負載和拉電流負載，因此有兩種扇出系數(shù)。即低電平扇出系數(shù)和高電平扇出系數(shù)。 第 15 頁 譯碼與顯示電路 譯碼是編碼的相反過程，譯碼器是將輸入的二進制代碼翻譯成相應的輸出信號以表示編碼時所賦予原意的電路。常用的集成譯 碼器有二進制譯碼器、二 —十制譯碼器和BCD—7 段譯碼器、 顯示模塊用來顯示計時模塊輸出的結果 (電路如圖 314 所示 )。 （ 1）譯碼器 74LS48 譯碼器是一個多輸入、多輸出的組合邏輯電路。它的工作是把給定的代碼進行 “翻譯 ”，變成相應的狀態(tài)，使輸出通道中相應的一路有信號輸出。譯碼器在數(shù)字系統(tǒng)中有廣泛的用途，不僅用于代碼的轉換、終端的數(shù)字顯示，還用于數(shù)字分配，存儲器尋址和組合控制信號等。譯碼器可以分為通用譯碼器和顯示譯碼器兩大類。在電路中用的譯碼器是共陰極譯碼器 74LS48，用 74LS48 把輸入的 8421BCD 碼 ABCD 譯成七段輸出 ag，再由七段數(shù)碼管顯示相應的數(shù)。 74LS48 的管腳圖如圖 315。在管腳圖中，管腳 LT、RBI、 BI/RBO 都是低電平是起作用，作用分別為： LT 為燈測檢查，用 LT 可檢查七段顯示器個字段是否能正常被點燃。 BI 是滅燈輸入，可以使顯示燈熄滅。 RBI 是滅零輸入，可以按照需要將顯示的零予以熄滅。 BI/RBO 是共用輸出端， RBO 稱為滅零輸出端，可以配合滅零輸出端 RBI，在多位十進制數(shù)表示時，把多余零位熄滅掉，以提高視圖的清晰度。也可用共陰譯碼器 74LS248， CD4511。 BI/RBO 4 RBI 5 LT 3 A 7 B 1 C 2 D 6 a 13 b 12 c 11 d 10 e 9 f 15 g 14 74LS48 a b f c g d e DPY [LEDgn] 1 2 3 4 5 6 7 a b c d e f g DPY_7SEG 圖 314 譯碼與顯示電路 第 16 頁 圖 315 74LS48 管腳圖 （ 2）顯示器 SM421050N 在此電路圖中所用的顯示器是共陰極形式，陰極必須接地。 SM421050N 的管腳功能如圖 316 所示。 圖 316 SM421050N 管腳圖 主體電路部分是由上面的以上的各個單元電路組成的。 定時控制電路 數(shù)字鐘在指定的時刻發(fā)出信號，或驅動音響電路 “鬧時 ”；或對某裝置的電源進行接通或斷開 “控 制 ”。不管是鬧時還是控制，都要求時間準確，即信號的開始時刻與持續(xù)時間必須滿足規(guī)定的要求。 ① 設計電路如圖 317 所示 a b f c g d e DPY [LEDgn] 1 2 3 4 5 6 7 a b c d e f g DPY_7SEG BI/RBO 4 RBI 5 LT 3 A 7 B 1 C 2 D 6 a 13 b 12 c 11 d 10 e 9 f 15 g 14 74LS48 第 17 頁 12456U Z 1A74 L S 2013121098U Z 1B74 L S 20456U Z 4B74 L S 03123U Z 4A74 L S 03123U Z 9A74