【文章內(nèi)容簡介】 RG上產(chǎn)生的不平衡電流 ΔI=VI /RG；流過晶體管 BG1和 BG2，由于晶體管 BG3和 BG4為鏡象電流源所偏置，迫使流過BG3和 BG4集電極的電流相等。因此由差分輸入電壓所產(chǎn)生的不平衡電流流過另一個外接電阻 RS，由于反饋放大器的作用，該放大器的輸出電壓 Vo 和電阻 RS兩端的電壓保持相等，因此可得： GSIO RRVV ? (21) 即放大器的放大倍數(shù)的計算公式為 22 所示： GSIO RRVVG ?? (22) 可見，只要適當改變 RS / RG之比值即可改變放大器增益。 其放大倍數(shù)可在 1~1000的范圍內(nèi)調(diào)整。 作為一個精密的儀用放大器， AD521 僅有兩只增益調(diào)整電阻 RG 和 RS，通過調(diào)整RG和 RS的阻值，可使放大器在 ～ 1000 增益值范圍內(nèi)取得任意值，電阻 RG和 RS之比率的調(diào)整不會影響 AD521 的高 CMR（達 120dB），或高 輸入阻抗（ 3109 歐姆 ）。此外， AD521 與大多數(shù)由單個運放組成的儀用放大器的不同點是： IX1 △=△VO/RS BG4 BG3 BG1 BG2 2I 2I 鏡 象 電 流 源 U+ U 敏感端 輸出端 IVI/RG I+VI/RG RG VI/RG=△I RS IX2 I I 基準端 VI 畢業(yè)設計（論文） 8 （ 1） 不需要采用精密匹配的外接電阻 。 （ 2） 輸入端可承受的差動輸入電壓可達 30V，有較強的過載能力 。 （ 3） 對各個增益段均進行了內(nèi)部補償，并具有優(yōu)良的動態(tài)特性，其增益帶寬達40MHz。 AD521 放大器的典型外部接線圖 如圖 3 所示 。引腳 OFFSET(4， 6)用于調(diào)整放大器零點，調(diào)整線路是芯片 4， 6 接到 10 千 歐姆 電位器的兩個固定端，電位器滑動端接負電源 U(腳 5)。引腳 RG(2， 14）用于外接電阻 RG，電阻 RG用于調(diào)整放大倍數(shù)。引腳 RS(10，13)用于外接電阻 RS，電阻 RS用于對放大倍數(shù)進行微調(diào)。選擇 RS=100 千 歐姆 177。15%時，可以得到比較穩(wěn)定的放大倍數(shù)。 7121310811645111423A D 5 21+ 15 V1 5 VRG1 0KRs 1 00 K輸入輸出 圖 3 AD521 的外部接線圖 因為選擇 RS=100 千 歐姆 177。15%時，可以得到比較穩(wěn)定的放大倍數(shù)，本設計選擇 RS為 100 千 歐姆 ，根據(jù)公式（ 21）可知，只要 RG選擇不同的阻值，就可以得到不同的放大倍數(shù)，即就是增益值。表 2 所示為 RG選擇不同的阻值，對應的增益值。 表 2 增益表 增 益值 RG 1 兆歐姆 1 100 千歐姆 10 10 千歐姆 100 1 千歐姆 1000 100 歐姆 采樣 /保持電路 由于模擬量轉(zhuǎn)換成數(shù)字量有一個過程，這個動態(tài)模擬信號在轉(zhuǎn)換過程中是不確定的，從而引起轉(zhuǎn)換器輸出的不確定性誤差，直接影響轉(zhuǎn)換精度。尤其是在同步測量系統(tǒng)中，幾個通道的模擬量均需取同一瞬時值。如果通過多路開關將各通道的信號按時序分別直接送入 A/D 轉(zhuǎn)換器進行轉(zhuǎn)換（共享一個 A/D），所得到的值就不是同一瞬時值，無法進行比較、判斷與計算。因此，要求輸入同一瞬時 的 模擬量在整個 模數(shù)轉(zhuǎn)換過程中保畢業(yè)設計（論文） 9 持不變，但在轉(zhuǎn)換之后，又要求 A/D 轉(zhuǎn)換器的輸出端能跟蹤輸入模擬量的變化。能完成上述任務的器件叫采樣 /保持電路，簡稱采 /保器（ S/H）。 當輸入信號為緩慢變化的信號，在 A/D 轉(zhuǎn)換期間的變化量小于 A/D 轉(zhuǎn)換器的誤差，且不是多通道同步采樣時，則可以不用采樣 /保持電路。最基本的采 樣 /保持 電路由模擬開關、保持電容和緩沖放大器組成，如圖 4 所示圖中 S 為模擬開關， UC模擬開關 S 的控制信號， CH為保持電容。當控制信號 UC 為采樣電平時，開關 S 導通，模擬信號通過開關 S 向保持電容 CH充電，這時輸出電壓 Uo 跟蹤輸入 電壓 UI的變化。當控制信號 UC為保持電平時，開關 S 斷開，此時輸出電壓 Uo 保持模擬開關 S 斷開時的瞬時值。為使保持階段 CH上的電荷不被負載放掉，在保持電容 CH與負載之間需加一個高輸入阻抗緩沖放大器 A。 采 樣 /保持 電路有兩種工作狀態(tài)，即 “采樣 ”和 “保持 ”狀態(tài)，在采樣狀態(tài)中，采 樣 /保持 電路的輸出跟隨模擬輸入電壓。一旦發(fā)出保持命令，采 樣 /保持 電路將保持采樣命令撤消時刻的采樣值，直到保持命令撤消并再次接到采樣命令為止。此時采 樣 /保持 電路的輸出重新跟隨輸入模擬信號的變化，直到下一個保持命令發(fā)生時為止。 圖 4 采樣 /保持器原理圖 1. 采樣 /保持電路的主要參數(shù) （ 1）孔徑時間 tAp 在采 樣 /保持 電路中，由于模擬開關 S 有一定的動作滯后，保持命令發(fā)出后到模擬開關完全斷開所需的時間稱為孔徑時間 tAp。由于孔徑時間的存在，采樣時間被額外延遲了，在 tAp期間輸出仍跟隨輸入變化。 （ 2）捕捉時間 tAC 采 樣 /保持 電路的控制信號 UC 由 “保持 ”電平轉(zhuǎn)為 “采樣 ”電平之后，其輸出電壓 Uo將從原保持值過渡到跟隨輸入 信號 UI值，這段過渡時間稱為捕捉時間 tAC。它包括模擬開關的導通延時時間和建立跟蹤的穩(wěn)定時間，顯然，采樣周期必須大于捕捉時間，才能保證采樣階段充分地采集到輸入的模擬信號 UI。 （ 3）保持電壓衰減率 在保持狀態(tài)下，由于保持電容的漏電流會使保持電壓發(fā)生變化，式 23 中 ID為保持階段保持電容 CH 的泄漏電流，它包括緩沖放大器的輸入電流、模擬開關斷開時的漏電流、電容內(nèi)部的漏電流等。增大電容 CH可減少這種變化，但捕捉時間 tAC也隨之增大。UO UC CH 模擬輸入信號 驅(qū) 動信號 UI S A 畢業(yè)設計（論文） 10 此外，減小 ID可減少這種變化。采用高輸入阻抗的運算放大器，選擇優(yōu)質(zhì)電容如緝、 聚四氟乙烯電容作保持電容以及選用漏電流小的模擬開關等措施，可以減少保持電壓的變化。 HDtu CIdd ?0 (23) 2. 采樣 /保持器的選擇 與連接電路 采樣 /保持器的選擇，是以速度和精度作為最主要的因素。因為影響采樣 /保持器的誤差源比較多，所以關鍵在于誤差的分析。在選擇時，一般優(yōu)先考慮 單 片集成產(chǎn)品，因為它具有中等性能而價格較低。所謂價格較低，是指采集時間為 4μs 時，采集誤差即 處于 輸入值到終值 %的誤差帶內(nèi) ；采集時間為 5μs～ 25μs 時，則采集誤差為 %。單片集成 /保持器大都需要外接保持電容。保持電容的質(zhì)量直接關系到采樣 /保持器的精度 。 一般 工作溫度范圍為 0℃ ~+50℃ ，并已在 25℃ 時調(diào)整偏移誤差和增益誤差至零，則可對單片集成采樣 /保持器 做 出如表 3 所示的誤差和性能估算 。 表 3 采樣 /保持器的誤差估算 誤差源 性 能 誤 差 采集誤差 額定采集時間相應的誤差 % 增益誤差 增益誤差溫度系數(shù)為 15106/℃ ，溫度變化為 177。25℃ ， 所 以 增 益 誤 差 為1510625 % 偏移溫漂 誤 差 偏移溫漂約為 30μV/℃ ，溫度變化177。25℃ ，所以最大偏移溫漂誤差為3025=750（ μV）。對于 10V 滿量程輸入，誤差為 750μV/10V % 非線性誤差 一般額定值 % 降落誤差 與保持電容質(zhì)量關系很大，降落率 dU/dt約為 ～ 100μV/μs。且是溫度的函數(shù)。取 dU/dt（ 25℃ ） =10μV/μs，則+50℃ 時該值將增為 10 倍。假設保持時間 10μs ， 則 電 壓 降 落 為10μV/μs1010μs=1mV，為滿量程值的% % 介質(zhì)吸收 一般估計 % （孔徑抖動未計算在內(nèi)） 總誤差（最壞情況） % 畢業(yè)設計（論文） 11 總靜態(tài)誤差（均方根值） % 常用的集成采樣 /保持器有 AD58 AD58 AD585 以及國家半導體公司的LF198/298/398 等。 本設計 選用 AD582。 AD582 是美國 Analog Devices 公司生產(chǎn)的通用型采樣保持器。它由一個高性能的運算放大器、低漏電阻的模擬開關和一個由結(jié)型場效應管集成的放大器組成 [5]。它 采用 14 腳雙列直插式封裝，其管腳及結(jié)構示意圖如圖 6所示，其中腳 1 是同相輸入端，腳 9 是反相輸入端，保持電容 CH在腳 6 和腳 8 之間，腳 10 和腳 5 是正負電源，腳 11 和腳 12 是邏輯控制端，腳 3 和腳 4 接直流調(diào)零電位器，腳 2,7,13,14 為空腳 (NC)。 + IN1NC2N U LL3N U LL4U s5CH6NC7 O U TP U T 8IN 9+ U s 10L 11L+ 12NC 13NC 14 圖 5 AD582 管腳 圖 由于 AD582 的以下特征，本設計所以選擇 AD582 采樣保持器。 （ 1） 有較短的信號捕捉時間，最短達到 6μs。該時間與所選擇的保持電容有關，電容值越大，捕捉時間越長，它影響 采樣頻率。 （ 2） 有較高的采樣 /保持電流比，可達到 107。該值是保持電容器充電電流與保持模式時電容漏電流之間的比值，是保證采樣 /保持器質(zhì)量的標志。 （ 3） 在采樣和保持模式時有較高的輸入阻抗，約 30 兆歐姆 。 （ 4） 輸入信號電平可達到電源電壓 177。U S，可適應于 12 位的 A/D 轉(zhuǎn)換器。 （ 5） 具有相互隔開的模擬地、數(shù)字地，從而提高了抗干擾能力。 （ 6） 具有差動的邏輯輸入端 +IN 和 IN，利用差動的邏輯輸入端 +IN 和 IN，可以由任意的邏輯電平控制其開關。在高壓 COMS 的邏輯電平為 0V 和 +9V 時， IN 接入 +5V后，則 0V輸入使芯片處于跟蹤模式， +9V輸入時芯片工作在保持模式下。 （ 7） AD582 可與任何獨立的運算放大器連接，以控制增益或頻率響應，以及提供反相信號等。 由于 AD582 的孔徑時間 tAP=50ns、捕捉時間 tAC=6μs， 12 位的 AD574 的轉(zhuǎn)換時間tCONV=25μs， 則可以計算出系統(tǒng)可采集的最高信號頻率如式 24 所示 。 K H ztf APn 12 1 91121m a x ?????? ??? ? (24) 由（ 24）式可見，本設計的系統(tǒng)能對頻率不高于 的信號進行采樣，使 系統(tǒng)可采集的信號頻率提高了許多倍，大大改善了系統(tǒng)的采樣頻率。因此，在數(shù)據(jù)采樣系統(tǒng)中加入采樣 /保持器是很有必要的。 但是由采樣定理可知，一個有限帶寬的模擬信號是畢業(yè)設計（論文） 12 可以在某個采樣頻率下重新恢復而不喪失任何信號的，該采樣頻率至少應為兩倍于最高信號頻率。這意味著帶采樣 /保持器的數(shù)據(jù)采集系統(tǒng)必須在速率至少為兩倍的信號頻率下采樣、轉(zhuǎn)換，并采集下一個點。因此，本設計的系統(tǒng)可處理的最高輸入信號頻率應為式25 所示。 ? ? ? ? K H ztttf APC ON VAC 12 1 966m a x ?????????? ??? (25) AD582 是反饋型采樣 /保持器，保持電 容接在運算放大器 A2 的輸入端 (腳 8)與反相輸入端 (腳 6)之間。根據(jù) “密勒效應 ”，這樣的接法相當與在 A2 的輸入端接有點容C1H=(1+A2) CH (A2為運算放大器 A2的放大倍數(shù) )。所以 AD582 外接較小的電容可獲得較高的采樣速率。當精度要求不高 (177。%)而速度要求較高時，可選 CH=100PF，這樣的捕捉時間 tAC? 6us。當精度要求較高 (177。%)時，為了減小饋送的影響和減緩保持電壓的下降，應取 CH=1000PF。 因此，本設計的系統(tǒng)根據(jù)對采集精度的要求 可以配置不同的CH的， 圖 6 為 AD582 的連接圖。 34Us5+Us10CH6O U T P U T8I N9L11L+12+ IN1A D 5 8 20 .0 5 u FCH1 5 V0 .0 5 u F+ 1 5 VRL2K1 0 KUoUi