【文章內(nèi)容簡介】 ATMEL 高密度非易失存儲器制造技術(shù)制造，與工業(yè)標(biāo)準(zhǔn)的 MCS51 指令集和輸出管腳相兼容。由于將多功能 8 位CPU 和閃爍存儲器組合在單個芯片中， ATMEL 的 AT89C51 是一種高效微控制器， AT89C2051 是它的一種精簡版本。 AT89C51 單片機為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價廉的方案。外形及引腳排列如圖 32 所示 。 圖 32 AT89C51 芯片模型 X T A L 218X T A L 119A L E30EA31P S E N29RS T9P 0 .0 /A D 039P 0 .1 /A D 138P 0 .2 /A D 237P 0 .3 /A D 336P 0 .4 /A D 435P 0 .5 /A D 534P 0 .6 /A D 633P 0 .7 /A D 732P 1 .01P 1 .12P 1 .23P 1 .34P 1 .45P 1 .56P 1 .67P 1 .78P 3 .0 /R X D10P 3 .1 /T X D11P 3 .2 /I NT 012P 3 .3 /I NT 113P 3 .4 /T 014P 3 .7 /R D17P 3 .6 /W R16P 3 .5 /T 115P 2 .7 /A 1 528P 2 .0 /A 821P 2 .1 /A 922P 2 .2 /A 1 023P 2 .3 /A 1 124P 2 .4 /A 1 225P 2 .5 /A 1 326P 2 .6 /A 1 427U1A T 8 9 C5 12020屆本科課程設(shè)計 5 主要功能特性 (1) 4K 字節(jié)可編程閃爍存儲器 。 (2) 32 個雙向 I/O 口 ； 1288 位內(nèi)部 RAM 。 (3) 2 個 16 位可編程定時 /計數(shù)器中斷 ， 時鐘頻率 024MHz。 (4) 可編程串行通道 。 (5) 5 個中斷源 。 (6) 2 個讀寫中斷口線 。 (7) 低功耗的閑置和掉電模式 。 (8) 片內(nèi)振蕩器和時鐘電路 。 AT89C51 的引腳介紹 89C51 單片機多采用 40 只引腳的雙列直插封裝 (DIP)方式，下面分別簡單介紹。 (1)電源引腳 電源引腳接入單片機的工作電源。 Vcc(40 引 腳 ）： +5V 電源。 GND(20 引腳 )： 接地 。 (2)時鐘引腳 XTAL1(19 引腳 )：片內(nèi)振蕩器反相放大器和時鐘發(fā)生器電路的輸入端。 XTAL2(20 引腳 )：片內(nèi)振蕩器反相放大器的輸出端。 圖 33 電源接入方式 (3)復(fù)位 RST(9 引腳 ) 在振蕩器運行時，有兩個機器周期（ 24 個振蕩周期）以上的高電平出現(xiàn)在此引腳時，將使單片機復(fù)位，只要這個腳保持高電平， 51 芯片便循環(huán)復(fù)位。 (4)EA /Vpp(31 引腳 ) 2020屆本科課程設(shè)計 6 EA為外部程序存儲器訪問允許控制 端。當(dāng)它為高電平時，單片機讀片內(nèi)程序存儲器，在 PC 值超過 0FFFH 后將自動轉(zhuǎn)向外部程序存儲器。當(dāng)它為低電平時，只限定在外部程序存儲器，地址為 0000H~FFFFH。 Vpp 為該引腳的第二功能，為編程電壓輸入端。 (5)ALE/ PROG (30 引腳 ) ALE 為低八位地址鎖存允許信號。在系統(tǒng)擴展時， ALE 的負(fù)跳沿江 P0 口發(fā)出的第八位地址鎖存在外接的地址鎖存器，然后再作為數(shù)據(jù)端口。 PROG 為該引腳的第二功能，在對片外存儲器編程時，此引腳為編程脈沖輸入端。 (6) PSEN (29 引腳 ) 片外程序存儲器的讀選通信號。在單片機讀片外程序存儲器時，此引腳輸出脈沖的負(fù)跳沿作為讀片外程序存儲器的選通信號。 (7) pin39pin32 為 輸入輸出腳，稱為 P0 口 。 P0 是一個 8 位漏極開路型雙向 I/O 口。內(nèi)部不帶上拉電阻，當(dāng)外接上拉電阻時，P0 口能以吸收電流的方式驅(qū)動八個 LSTTL 負(fù)載電路。通常 在使用時外接上拉電阻，用來驅(qū)動多個數(shù)碼管。 在訪問外部程序和外部數(shù)據(jù)存儲器時， P0 口是分時轉(zhuǎn)換的地址 (低 8 位 )/數(shù)據(jù)總線，不需要外接上拉電阻。 (8)Pin1Pin8 為 輸入輸出腳，稱為 P1 口，是一個帶內(nèi)部上拉電阻的 8位雙向 I/0 口。 P1 口能驅(qū)動 4 個 LSTTL 負(fù)載。 (9)Pin21Pin28 為 輸入輸出腳，稱為 P2 口 。 P2 口 是一個帶內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 口能驅(qū)動 4 個 LSTTL 負(fù)載。端口置 1 時，內(nèi)部上拉電阻將端口拉到高電平，作輸入用。對內(nèi)部 Flash 程序存 儲器編程時，接收高 8 位地址和控制信息。在訪問外部程序和 16 位外部數(shù)據(jù)存儲器時， P2 口送出高 8 位地址。而在訪問 8 位地址的外部數(shù)據(jù)存儲器時其引腳上的內(nèi)容在此期間不會改變。 (10)Pin10Pin17 為 輸入輸出腳，稱為 P3 口 。 P3 口 是一個帶內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 口能驅(qū)動 4 個 LSTTL 負(fù)載，這 8 個引腳還用于專門的第二功能。端口置 1 時，內(nèi)部上拉電阻將端口拉到高電平，作輸入用。對內(nèi)部 Flash 程序存儲器編程時，接控制信息。 ADC0808 的引腳及功能介紹 芯片概 述 ADC0808 是一種典型的 A/D 轉(zhuǎn)換器。它是由 8 位 A/D 轉(zhuǎn)換器，一個 8 路模擬量開關(guān)， 8 位模擬量地址鎖存譯碼器和一個三態(tài)數(shù)據(jù)輸出鎖存器組成； +5V單電源供電，轉(zhuǎn)化 時間在 100us 左右；內(nèi)部沒有時鐘電路，故需外部提供時鐘2020屆本科課程設(shè)計 7 信號。 芯片模型如圖 34 所示。 圖 34ADC0808芯片模型 引腳簡介 (1) IN0~IN7： 8 路模擬量輸入端 。 (2) D0~D7： 8 位數(shù)字量輸出端口 。 (3) START： A/D 轉(zhuǎn)換啟動信號輸入端 。 (4) ALE：地址鎖存允許信號，高電平有效 。 (5) EOC：輸出允許控制信號，高電平有效 。 (6) OE： 輸出允許控制信號，高電平有效 。 (7) CLK：時鐘信號輸入端 。 (8)A、 B、 C：轉(zhuǎn)換通道地址 ,控制 8 路模擬通道的切換。 A、 B、 C 分別與地址線或數(shù)據(jù)線相連，三位編碼對應(yīng) 8 個通道地址端口， A、 B、 C=000~111 分別對應(yīng) IN0~IN7 通道的地址端口。 ADC0808 的轉(zhuǎn)換原理 ADC 0808 采用逐次比較的方法完成 A/D 轉(zhuǎn)換，由單一的 +5V 電源供電。片內(nèi)帶有鎖存功能的 8 路選 1 的模擬開關(guān)，由 A、 B、 C 的編碼來決定所選的通道。ADC0809 完成一 次轉(zhuǎn)換需 100μ s 左右，它具有輸出 TTL 三態(tài)鎖存緩沖器，可直接連接到 AT89C51 的數(shù)據(jù)總線上。通過適當(dāng)?shù)耐饨与娐罚?ADC0808 可對 0~5V的模擬信號進(jìn)行轉(zhuǎn)換。 芯片概述 74LS373 是一種帶有三態(tài)門的 8D 鎖存器，其在本設(shè)計中是鎖存 P0 口的低 8位地址，芯片模型如圖 35 所示。 2020屆本科課程設(shè)計 8 引腳介紹 (1) D0～ D7:8 位數(shù)據(jù)輸入線； (2) Q0～ Q7:8 位數(shù)據(jù)輸出線 (3) G:數(shù)據(jù)輸入鎖存選通信號。當(dāng)加到該引腳的信號為高電平時，外部數(shù)據(jù)選通 到內(nèi)部鎖存器，負(fù)跳變時，數(shù)據(jù)鎖存到鎖存器中。 (4)OE :數(shù)據(jù)輸出允許信號，低電平有效。當(dāng)該信號為低電平時，三態(tài)門打開，鎖存器中的數(shù)據(jù)輸出到數(shù)據(jù)輸出線上，當(dāng)該信號為高電平時，輸出線為高阻態(tài)。 LED 數(shù)碼管的控制顯示 LED 數(shù)碼管的模型 LED 數(shù)碼管模型如圖 36 所示。 LED 數(shù)碼管的接口簡介 LED 的段碼端口 A～ G 分別接至 AT89C51 的 ～ 口，位選端 1～ 4分別接至 、 、 、 ，如圖 37 所示。 A B C D E F G DPQ1Q2Q3Q0圖 36 LED數(shù)碼管模型 2020屆本科課程設(shè)計 9