【文章內(nèi)容簡介】 部 rom 的連接，利用 MigaWizard Plugin Manager 生成 ROM 的軟核嵌入到此模塊中， counter 與 rom 的地址線相連接， rom 的輸入端與器件的 tone 管腳相連接，便可在 tone 上獲取 rom 的信息。 第二部分為地址控制部分，但接收到脈沖上升沿時，根據(jù)外部輸入（ auto 和 back），決定 rom 的首地址（ counter 的初值）和 counter 的變化方式（遞增或遞減或暫停）以及切 基于 FPGA 的電子琴設計 9 換歌曲時的地址切換。 第三部分為 decoder 譯碼部分，從 rom 中取得數(shù)據(jù)后需要經(jīng)過譯碼成為分頻器的初始 值后作為下一級的輸入信號。 該模塊將利用 FPGA 的片內(nèi) ROM 存放樂曲簡譜真值表，有一個二進制計數(shù)器為樂曲數(shù)據(jù)存儲器 ROM 的地址發(fā)生器。 其 VHDL 程序見附錄 2 仿真波形： 圖 存儲調(diào)用 自動 播放控制 模塊 音符譯碼電路即音調(diào)發(fā)生器實際上是一個查表電路，放置 21 個音樂簡譜對應的頻率表。 手動播 放控制是由一個 2 位預置數(shù)的分頻模塊和一個 D 觸發(fā)器的組合，起到控制播放速度的作用， 當 d=”11”時，無分頻信號輸出，起到暫停的作用。由于正常播放音樂時頻率為 4hz，所以此模塊的輸入時鐘為 32hz。 其 VHDL 源程序見 附錄 2。 仿真波形： 圖 播放控制 數(shù)控 分頻模塊設計 這是一個可預置數(shù)的分頻器，其預置數(shù)決定了其發(fā)音的音調(diào)。其分頻進過三個步驟，第一步根據(jù)預置數(shù)進行分頻，產(chǎn)生 PreClk 信號，第二步，根據(jù) PreCLK 信號，進行 16 分頻，產(chǎn)生 FULLSPKS 信 號。第三步，對 FULLSPKS 信號 2 分頻拓展脈 寬，形成最終的音頻信號（ 262Hz~1976Hz 共 21 個音符） 。 其頂層設計的 VHDL 程序見附錄 2。 仿真波形： 沈陽工程學院課程設計 10 圖 分頻波形 數(shù)碼管 譯碼顯示 此模塊由 VHDL 設計 和芯片 CD4511 組合驅(qū)動數(shù)碼管顯示音階、音名。 為實現(xiàn)動態(tài)顯示，就必須給予一個足夠高的時鐘節(jié)拍，輪流選通數(shù)碼管，讓不同的數(shù)碼管在不同的時間片段內(nèi)分別亮起，在選 通某一個數(shù)碼管時，要輸出相應的碼字。 其頂層設計的 VHDL 程序見 附錄 2。 仿真波形 ： 圖 數(shù)碼管譯 碼 圖 數(shù)碼管選通 音頻 驅(qū)動模塊 本模塊主要是提高數(shù)控分頻出的音調(diào)頻率的功率，然后驅(qū)動后面的喇叭發(fā)出音樂 。 其頂層設計的 VHDL 程序見附錄 2 仿真波形： 基于 FPGA 的電子琴設計 11 圖 功放仿真 沈陽工程學院課程設計 12 結 論 這 一周的課程設計， 加強了我 獨立 編程 和 解決問題的能力， 讓我自己對所學的知識更加的鞏固了，運用自己 EDA 所學到 的知識和同學們一起探討 在 quarters 中 VHDL 編程功能 過程，在此期間與同學 討論 設計 方法和方案 ，和同學們相互探討，相互學習。同時培養(yǎng)了自己的思考問題能力，遇到個 別的難點去咨詢老師。 經(jīng)過自己的努力終于把 樂曲硬件演奏電路 參透清楚 ，讓我感到通過自己努力所到的知識是如此寶貴。通過這次的 設計，綜合運用本專業(yè)所學課程的 VHDL 語言和仿真軟件設計出各種模塊電路 ，鞏固與擴充了 EDA 課程所學的內(nèi)容，掌握了 電子琴 的組成 模塊 ，各模塊 的作用，及 編程中錯誤 處理工作過程。經(jīng)過查閱各種資料，對上課所學的知識，有了一個更好的形象的 理解 。 通過 課程設計 ，我才真正領略到 quaters 仿真軟件功能強大 ， 通過仿真節(jié)省了大量硬件 軟件資源 。我想說，設計確實有些辛苦，但苦中有樂。 孟 老師 和包老師 循循善誘的教導和不拘一格的思路給予我無盡的啟迪 ， 老師認真工作態(tài)度帶動了同學們的積極性，幫助我能夠很順利完成了這次課程設計。 基于 FPGA 的電子琴設計 13 致謝 課程設計的過程中， 老師多次幫助我 分析思路，開闊視角，在我們困惑不解時，及時的幫我們處理問題，使我們能堅持不懈努力到最后。在此，謹向 孟祥斌、包妍 老師致以真摯的謝意和崇高的敬意。 EDA 課程設計中，我遇到了一群熱心的好同學 ，我們互相幫助，共同進步，相互探討。 在學習和進步的過 程中，難免會遇到各種突如其來的問題，我會向老師咨詢探討，老師也毫不保留的全數(shù)教予給我們，真正做到了老師的“傳道，授業(yè)，解惑”。真的很感謝孟祥斌、包妍老師為我們的付出與奉獻，才能使我 的設計能順利進行。在老師的指導下，我在各方面的能力都有所提高，老師以嚴謹求實，一絲不茍的教學態(tài) 度和勤勉的工作態(tài)度，深深的感染到我，給了我巨大的啟迪，鼓舞 ，成為我人生路上學習的榜樣，使我的知識層次又有所提高。 通過本次課程設計，不僅提高了我獨立思考解決問題的能力，而且培養(yǎng)了認真嚴謹，一絲不茍的學習態(tài)度，由于缺乏經(jīng)驗，設計中難免有不足 的地方，希望老師多加指教。 沈陽工程學院課程設計 14 參考文獻 [1] 譚會生 . EDA 技術綜合應用實例與分析 . 西安電子科技大學出版社 .2020 [2] 潘松 . 王國棟． VHDL 實用教程［ M］．四川：電子科學大學出版社 . 2020 [3] 江國強 . EDA 技術與應用 [M]. 北京：電子工業(yè)出版社 . 2020 [4] 楊國慶 . 基于 FPGA 的樂曲演奏器片系統(tǒng)的分析 [J].現(xiàn)代電子技術 .2020. 19 期 [5] 褚振勇 . 翁木云． FPGA 設計及應用 [M]. 西安：西安電子科技大學出 版社 . 2020 [6] 曹昕燕 . 周鳳臣 .聶春燕 . EDA 技術與課程設計 . 北京：清華大學出版社 . 2020 [7]王松武 . 于鑫 . 武思軍 . 電子創(chuàng)新設計與實踐 . 北京：國防工業(yè)出版社 .2020 [8] Alera 公司 .Data [9]Synopsys Company. Power Compiler Quick Reference version [10]At renta Company. SpyGlass L P2Designing RTL for Low Power. [11] ALTERA DigitalLibrary 2020 基于 FPGA 的電子琴設計 15 附錄 1 總電路圖如下： 顯示電路如下 ： 存儲電路如下 ： 沈陽工程學院課程設計 16 附錄 2 鍵盤輸入模塊 LIBRARY IEEE。 USE 。 USE 。 USE 。為增加易讀性，用到了 conv_std_logic_vector 函數(shù) ENTITY ToneData IS PORT( key_in: IN STD_LOGIC_VECTOR(7 downto 0)。 code : OUT STD_LOGIC_VECTOR(3 downto 0)。 auto : STD_LOGIC。 Tone : OUT STD_LOGIC_VECTOR(10 downto 0))。 END ENTITY。 ARCHITECTURE ONE OF ToneData IS tone 音調(diào) begin process(key_in) begin if auto = 39。039。 then 模式判斷 case key_in is 鍵盤判斷 when00000000|10000000=Tone=conv_std_logic_vector(2047,11)。code=0000。 when 01000000=Tone=conv_std_logic_vector(1342,11)。code=0001。 when 00100000=Tone=conv_std_logic_vector(1409,11)。code=0010。 when 00010000=Tone=conv_std_logic_vector(1478,11)。code=0011。 when 00001000=Tone=conv_std_logic_vector(1510,11)。code=0100。 when 00000100=Tone=conv_std_logic_vector(1569,11)。code=0101。 when 00000010=Tone=conv_std_logic_vector(1621,11)。code=0110。 when 00000001=Tone=conv_std_logic_vector(1667,11)。code=0111。 when 11000000=Tone=conv_std_logic_vector(1090,11)。code=1000。 when 10100000=Tone=conv_std_logic_vector(1195,11)。code=1001。 when 10010000=Tone=conv_std_logic_vector(1288,11)。code=1010。 when 10001000=Tone=conv_std_logic_vector(1689,11)。code=1011。